

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2009-80583
(P2009-80583A)

(43) 公開日 平成21年4月16日(2009.4.16)

(51) Int.Cl.

G06F 9/50 (2006.01)

F I

G06F 9/46 465E

テーマコード (参考)

審査請求 未請求 請求項の数 9 O L (全 11 頁)

(21) 出願番号 特願2007-248025 (P2007-248025)
(22) 出願日 平成19年9月25日 (2007.9.25)

(71) 出願人 000003078
株式会社東芝
東京都港区芝浦一丁目1番1号
(74) 代理人 100058479
弁理士 鈴江 武彦
(74) 代理人 100091351
弁理士 河野 哲
(74) 代理人 100088683
弁理士 中村 誠
(74) 代理人 100108855
弁理士 蔵田 昌俊
(74) 代理人 100075672
弁理士 峰 隆司
(74) 代理人 100109830
弁理士 福原 淑弘

最終頁に続く

(54) 【発明の名称】 情報処理装置、並列処理最適化方法およびプログラム


(57) 【要約】

【課題】プログラムの実行時に並列処理の粒度を適応的に最適化することを可能とする情報処理装置を提供する。

【解決手段】ランタイムライブラリ200の並列粒度調整部230は、ランタイムライブラリの稼働時に、プロファイル情報収集部231、並列度検出部232およびランタイム負荷測定部233によるデータ収集を行い、この収集したデータから、実行ユニットの稼働率と並列制御のためのオーバーヘッドとを算出する。並列粒度調整部230は、実行ユニットの稼働率が高く、かつ、並列制御のためのオーバーヘッドが大きい場合、複数の処理単位をマージして、その負荷を削減する。

【選択図】 図10

図 10



【特許請求の範囲】**【請求項 1】**

複数の実行ユニットと、

他のモジュールと非同期に実行可能な複数の基本モジュールに分割され、当該複数の基本モジュールの時系列的な実行規則が定義されるプログラムを、前記複数の実行ユニットによって並列実行するために、前記実行規則に基づき、前記複数の実行ユニットに対する前記複数の基本モジュールの割り当てを制御するスケジューラと、

を具備し、

前記スケジューラは、

前記複数の実行ユニットによる前記プログラムの並列処理における並列化率を示す並列度を検出する並列度検出手段と、

前記複数の CPU による前記プログラムの並列処理における前記複数の基本モジュールの割り当て制御に関わる負荷を検出する負荷検出手段と、

前記並列度検出手段が検出した並列度の値が予め定められた値を越え、かつ、前記負荷検出手段が検出した負荷の値が予め与えられた値を越えていた場合、前記実行規則によって前後して実行される 2 以上の基本モジュールを、同一の実行ユニットに対して一組みとして割り当てられるように結合するモジュール結合手段と、

を有することを特徴とする情報処理装置。

【請求項 2】

前記スケジューラは、前記モジュール結合手段が結合した 2 以上の基本モジュールを再分割するモジュール分割手段をさらに有することを特徴とする請求項 2 記載の情報処理装置。

【請求項 3】

前記スケジューラの前記モジュール結合手段は、結合する 2 以上の基本モジュールの範囲において、当該 2 以上の基本モジュールに含まれる命令の再スケジューリングを行うことを特徴とする請求項 1 記載の情報処理装置。

【請求項 4】

前記スケジューラの前記モジュール結合手段は、結合する 2 以上の基本モジュールの範囲において、当該 2 以上の基本モジュールに含まれる変数のレジスタへの再割り当てを行うことを特徴とする請求項 1 記載の情報処理装置。

【請求項 5】

前記スケジューラの前記並列度検出手段は、前記複数の実行ユニットでの前記複数の基本モジュールの実行時間の総和を、実際の経過時間で除した値を並列度として算出することを特徴とする請求項 1 記載の情報処理装置。

【請求項 6】

前記複数の実行ユニットは、1 つの CPU に内蔵される CPU コアであることを特徴とする請求項 1 記載の情報処理装置。

【請求項 7】

前記複数の実行ユニットは、それぞれが個別に構成された複数の CPU であることを特徴とする請求項 1 記載の情報処理装置。

【請求項 8】

他のモジュールと非同期に実行可能な複数の基本モジュールに分割され、当該複数の基本モジュールの時系列的な実行規則が定義されるプログラムを、複数の実行ユニットによって並列実行する情報処理装置における並列処理最適化方法であって、

前記複数の実行ユニットによる前記プログラムの並列処理における並列化率を示す並列度を検出し、

前記複数の CPU による前記プログラムの並列処理における前記複数の基本モジュールの割り当て制御に関わる負荷を検出し、

前記並列度の値が予め定められた値を越え、かつ、前記負荷の値が予め与えられた値を越えていた場合、前記実行規則によって前後して実行される 2 以上の基本モジュールを、

10

20

30

40

50

同一の実行ユニットに対して一組みとして割り当てられるように結合する、
ことを特徴とする並列処理最適化方法。

【請求項 9】

他のモジュールと非同期に実行可能な複数の基本モジュールに分割され、当該複数の基本モジュールの時系列的な実行規則が定義されるプログラムを、複数の実行ユニットによって並列実行する情報処理装置を、

前記複数の実行ユニットによる前記プログラムの並列処理における並列化率を示す並列度を検出する並列度検出手段、

前記複数の CPU による前記プログラムの並列処理における前記複数の基本モジュールの割り当て制御に関わる負荷を検出する負荷検出手段、

前記並列度検出手段が検出した並列度の値が予め定められた値を越え、かつ、前記負荷検出手段が検出した負荷の値が予め与えられた値を越えていた場合、前記実行規則によって前後して実行される 2 以上の基本モジュールを、同一の実行ユニットに対して一組みとして割り当てられるように結合するモジュール結合手段、

として機能させるプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、例えば CPU コアを複数内蔵する CPU を搭載するコンピュータや、複数の CPU を搭載するコンピュータ等に適用して好適なプログラムの並列処理制御技術に関する。

【背景技術】

【0002】

近年、ノートブックタイプやデスクトップタイプ等、様々な種類の個人向けコンピュータ（パーソナルコンピュータ）が広く普及している。この種のコンピュータでは、例えば高精細動画像データをソフトウェアによって再生する等、その情報処理能力に対する要求は CPU の性能向上の限界に迫るほどに高まる一方である。

【0003】

このような事から、例えば複数の CPU を搭載したり、また、最近では、CPU コアを複数内蔵する CPU を搭載するコンピュータが登場してきている。即ち、プログラムを並列処理することで、所要時間の短縮化を図り、以て、コンピュータの性能を向上させるわけである。プログラムの並列処理を効率的に行うための仕組みについては、これまでも種々提案されている（例えば特許文献 1 等参照）。

【特許文献 1】特開 2005 - 258920 公報

【発明の開示】

【発明が解決しようとする課題】

【0004】

プログラムの並列処理の 1 つの形態は、プログラム中の各処理単位を実行ユニットに割り当てる（複数の CPU を搭載するコンピュータにおいては、各 CPU への割り当てを行い、CPU コアを複数内蔵する CPU を搭載するコンピュータにおいては、各 CPU コアへの割り当てを行う）スケジューラを含むランタイム処理と、各実行ユニット上で動作する処理単位との 2 つの構成要素から構成される。この時、処理単位の大きさを並列処理の粒度といい、粒度を細かくする方が、並列化の機会を増やすことが可能となるので、並列性能を向上できる。

【0005】

一方で、この並列処理の粒度が細かすぎると、スケジューラが動作する回数が多くなるため、このオーバーヘッドによって、十分な性能を得られないという問題があった。

【0006】

この発明は、このような事情を考慮してなされたものであり、プログラムの実行時に並列処理の粒度を適応的に最適化することを可能とする情報処理装置、並列処理最適化方法

10

20

30

40

50

およびプログラムを提供することを目的とする。

【課題を解決するための手段】

【0007】

前述した目的を達成するために、この発明の情報処理装置は、複数の実行ユニットと、他のモジュールと非同期に実行可能な複数の基本モジュールに分割され、当該複数の基本モジュールの時系列的な実行規則が定義されるプログラムを、前記複数の実行ユニットによって並列実行するために、前記実行規則に基づき、前記複数の実行ユニットに対する前記複数の基本モジュールの割り当てを制御するスケジューラと、を具備し、前記スケジューラは、前記複数の実行ユニットによる前記プログラムの並列処理における並列化率を示す並列度を検出する並列度検出手段と、前記複数のCPUによる前記プログラムの並列処理における前記複数の基本モジュールの割り当て制御に関わる負荷を検出する負荷検出手段と、前記並列度検出手段が検出した並列度の値が予め定められた値を越え、かつ、前記負荷検出手段が検出した負荷の値が予め与えられた値を越えていた場合、前記実行規則によって前後して実行される2以上の基本モジュールを、同一の実行ユニットに対して一組みとして割り当てられるように結合するモジュール結合手段と、を有することを特徴とする。

10

【発明の効果】

【0008】

この発明によれば、プログラムの実行時に並列処理の粒度を適応的に最適化することが可能となる。

20

【発明を実施するための最良の形態】

【0009】

以下、図面を参照して、この発明の一実施形態を説明する。

【0010】

図1は、本実施形態に係る情報処理装置のシステム構成の一例を示す図である。この情報処理装置は、ノートブックタイプやデスクトップタイプ等のいわゆるパーソナルコンピュータとして実現されている。そして、図1に示すように、本コンピュータは、プロセッサ1、主メモリ2およびハードディスク駆動装置(HDD)3を有しており、これらは内部バスを介して相互に接続されている。

【0011】

30

プロセッサ1は、HDD3から主メモリにロードされたプログラムを実行制御する中央演算処理装置(CPU)であり、主要部の演算回路(CPUコア)であるコア11を複数内蔵している。

【0012】

主メモリ2は、プロセッサ1がアクセス可能な、例えば半導体で構成される記憶装置である。一方、HDD3は、本コンピュータにおける補助記憶としての役割を担う、(主メモリ2と比較して)低速大容量の記憶媒体である。

【0013】

また、図示していないが、プロセッサ1によるプログラムの処理結果等を表示するためのディスプレイや処理データ等を入力するためのキーボードなどの入出力装置が、例えばノートブックタイプの場合はさらに備えられ、また、例えばデスクトップタイプの場合はケーブル等により外部接続される。

40

【0014】

コア11を複数内蔵するプロセッサ1を搭載する本コンピュータは、複数のプログラムを並列実行することが可能であり、また、1つのプログラム中の複数の処理を並列実行することも可能である。ここで、図2を参照して、本コンピュータによって実行される並行処理仕様のプログラムの概略構成について説明する。

【0015】

図2に示すように、本コンピュータによって実行される並行処理仕様の実行プログラム100は、複数の直列基本モジュール101と、この複数の直列基本モジュール101を

50

どのような順序で実行すべきかを定義する並列実行制御記述 102 とから構成される。

【0016】

いわゆるマルチスレッド処理では、一般的に、図3に示すように、他のスレッドとの間で（通信を含む）同期を取りながら、即ち、プログラム全体の整合性を保ちながら、各スレッドが処理を進行させていく。よって、同期の待ち合わせが多発すると、期待した並列性能が得られないことも考えられる。

【0017】

そこで、本実施形態では、図4に示すように、他のモジュールとの同期を取る必要がない、非同期に実行可能な処理単位にプログラムを分割することで、複数の直列基本モジュール101を作成すると共に、この複数の直列基本モジュール101の時系列的な実行規則を定義する並列実行制御記述102を作成する。並列実行制御上、各直列基本モジュール101は、ノードとして表現される。このように、直列基本モジュールとは、他のモジュールと非同期に実行可能な処理単位のモジュールをいう。次に、図5を参照して、並列実行制御記述102について説明する。

10

【0018】

図5(A)は、ある直列基本モジュール101を表現したノードの概念図である。図示のように、各直列基本モジュール101は、先行ノードへのリンクと、後続ノードへの結合子とを有するノードとして捉えることができる。並列実行制御記述102は、各直列基本モジュール101それぞれについて、先行ノードへのリンク情報を記すことにより、複数の直列基本モジュール101の実行順序を定義する。図5(B)は、ある直列基本モジュール101に関する並列実行制御記述を例示する図であり、図示のように、それぞれの識別子である直列基本モジュールIDと、その直列基本モジュール101の先行ノードへのリンク情報とが記される。また、その他に、出力バッファタイプやコスト等の情報が併せて記される。

20

【0019】

続いて、この複数の直列基本モジュール101と並列実行制御記述102とから構成されるという独自の構成をもつ実行プログラム100を本コンピュータがどのように実行するのかについて説明する。

【0020】

このような独自の構成をもつ実行プログラム100を並列処理するために、本コンピュータでは、図6に示すランタイムライブラリ200が用意される。このランタイムライブラリ200は、スケジューラとしての機能を備えており、並列実行制御記述102がグラフデータ構造生成情報201として与えられる。並列実行制御記述102は、例えば関数型言語を用いて作成され、トランスレータによってグラフデータ構造生成情報201に変換される。

30

【0021】

何らかのデータ入力が行われると、このデータを処理するための直列基本モジュール101をいくつか実行する必要があるが、その都度、ランタイムライブラリ200は、グラフデータ構造生成情報201に基づき、グラフデータ構造202を動的に生成・更新していく。グラフデータ構造202は、その時々で適宜に実行されていくノード群の前後関係を示すグラフデータであり、ランタイムライブラリ200は、追加対象のノード間の前後関係は勿論、実行待ちの状態にあるノードとの間の前後関係も考慮して、それらノード群のグラフデータ構造202への追加を行っていく。

40

【0022】

また、ランタイムライブラリ200は、あるノードの実行が完了すると、このノードをグラフデータ構造202から削除すると共に、このノードを先行ノードとし、かつ、その他に先行ノードがないか、または、その他の先行ノードがすべて完了している後続ノードの有無を調べて、この条件を満たす後続ノードが存在したら、そのノードをいずれかのコア11に割り当てる。

【0023】

50

このランタイムライブラリ200の働きにより、並列実行制御記述102に基づく複数の直列基本モジュール101の並列実行が矛盾無く進められていく。また、このランタイムライブラリ200は、プロセッサ1が内蔵するコア11の数よりも多くの数のスレッドによって実行する(マルチスレッド)。その結果、図7に示すように、各コア11(各コア11のOS300配下の1スレッドであるランタイムライブラリ200)があたかも自律的に次に実行すべき直列基本モジュール101を見つけ出してくるかのごとく本コンピュータを動作させることができる。スレッド間の排他制御は、ランタイムライブラリ200による、グラフデータ構造202からのノードの選択と、当該グラフデータ構造の更新とのみに止まるので、図3に示した一般的なマルチスレッド処理と比較して、高い並列性能を得ることを実現する。

10

【0024】

ところで、本コンピュータのプロセッサ1が内蔵するコア11の数に対して、直列基本モジュール101の処理単位、つまり並列処理の粒度が細かすぎると、ランタイムライブラリ200の稼働機会、いわゆるオーバヘッドが増えてしまい、実行効率を低下させることになりかねない。この点を考慮して、本実施形態のランタイムライブラリ200は、この並列処理の粒度を適応的に最適化する機能をさらに備える。

【0025】

より具体的に説明すると、いま、図8(A)に示すような関係にあるノードA~ノードEの5つのノードが存在するものと想定すると、ランタイムライブラリ200は、例えば図8(B)に示すように、ノードAとノードBとを連結し、ノードC~ノードEの先行ノードをノードAからノードBに変更する機能を備える。この連結を動的かつ効率的に行うことを可能とするために、ランタイムライブラリ200は、各ノードについて、先行ノードへのリンク情報毎に図9に示す情報を保持する。

20

【0026】

「リンク開放順位」は、グラフデータ構造生成情報201に基づき生成したノードに対して、当該ノードのリンク情報によってリンクされたノードが実行完了した順序を記録するフィールドである。「現ノード実行時の緊急度」は、あるノードに対応する直列基本モジュール101の実行時において、そのノードでのリンク開放順位が最後尾のノードがリンクされる(参照する)他のノードのうち、実行開始よりも進んだ状態にあるノードの数を記録するフィールドである。緊急度は、値が小さいほど高いものとする。即ち、実行開始よりも進んだ状態にあるノード数が0の場合が、最も高い緊急度ということになる。そして、「現ノード実行時の並列実行余裕度」は、現ノード実行時に実行可能状態にあるノードの数を記録するフィールドである。いずれの情報も、実行する度に变化する可能性があるため、最初の2つについては、とり得る値の配列を用意してカウントアップする。また、並列実行余裕度については、並列実行余裕度の最近N回分の平均か、期待度(たとえば、前の値 $\times(1 - \quad)$ + 今回の値 $\times \quad$)を使う等、データを圧縮して記録する。

30

【0027】

図10は、ランタイムライブラリ200の機能ブロック図である。

【0028】

ランタイムライブラリ200は、図10に示すように、ノード生成部210、グラフ構造解釈実行エンジン220および並列粒度調整部230を有している。

40

【0029】

前述した、本ランタイムライブラリ200による、グラフデータ構造生成情報201に基づくグラフデータ構造202の動的な生成・更新と、このグラフデータ構造202を用いたノードのコア11への割り当て制御とは、ノード生成部210およびグラフ構造解釈実行エンジン220とによって実現されている。そして、以下にその詳細に説明する並列処理の粒度の適応的な最適化は、並列粒度調整部230によって実現され、並列粒度調整部230は、プロファイル情報収集部231、並列度検出部232およびランタイム負荷測定部233を有している。

【0030】

50

プロファイル情報収集部 231 は、各直列基本モジュール 101 の実行完了による本ランタイムライブラリ 200 の稼働時に、当該直列基本モジュール 101 に対応するノードのリンク情報における「リンク開放順位」、「緊急度」および「並列実行余裕度」の各情報を収集する。

【0031】

並列度検出部 232 は、プロセッサ 1 による実行プログラム 100 の並列処理における並列化率を測定する。この並列化率を示す値として、並列度検出部 232 は、すべてのコア 11 での直列基本モジュール 101 の実行時間の総和を、実際の経過時間で割った値を算出する。

【0032】

また、ランタイム負荷測定部 233 は、プロセッサ 1 による実行プログラム 100 の並列処理に関する（オーバーヘッドである）当該ランタイムライブラリ 200 の処理負荷を測定する。この負荷は、例えば各コア 11 の実行クロックサイクルを記録するレジスタの値をランタイムライブラリ稼働前後で測定することで測定できる。ここで、この処理負荷時間には、実行可能なノード数が 0、即ち、次に実行すべき直列基本モジュール 101 が無くなったことにより、待ち合わせている時間を含まないものとする。

【0033】

このプロファイル情報収集部 231、並列度検出部 232 およびランタイム負荷測定部 233 により取得される各種情報を用いて、並列粒度調整部 230 は、並列処理の粒度の適応的な最適化を以下のように実行する。

【0034】

即ち、並列粒度調整部 230 は、単位時間当たりの本ランタイムライブラリ 200 の処理負荷が、単位実行時間 × (コア数 - 並列度) × より大きいとき、性能ネックになっている可能性がある と判断する。 は、予め定められる閾値である。

【0035】

本ランタイムライブラリ 200 の処理負荷が性能ネックになっている可能性がある と判断した場合、並列粒度調整部 230 は、その処理負荷を軽減するために、ノードの結合を実施する。より具体的には、まず、並列粒度調整部 230 は、グラフデータ構造生成情報 201 のリンク情報のうち、最も緊急度が高く、かつ、並列実行余裕度の大きいものを選択する。そして、並列粒度調整部 230 は、このリンク情報を含んでいるノードと、リンク開放順位が最後尾で繋がる参照ノードとを結合する。

【0036】

並列粒度調整部 230 は、この結合に伴い、結合するノードを属性情報として持つような新たなグラフデータ構造生成情報 201 を生成する。新たに生成する情報は、2つの直列基本モジュール 101 を同一のコア 11 上で連続して実行させるためのノードに関する情報であり、そのリンク情報は、2つのノードのリンク情報をマージしたものである。即ち、ここで新たに作成されるノードは、2つの直列基本モジュール 101 を1つのモジュールと見なす論理的な直列基本モジュール 101 に対応するものである。

【0037】

この時、並列粒度調整部 230 は、これら2つのノードを参照していた別のノードのリンク情報を、新たに生成したノードに書き換える。これにより、次回以降、ノード生成部 210 は、この新たに生成されたグラフデータ構造生成情報 201 を使って、グラフデータ構造 202 へのノードの追加を行うことになる。

【0038】

また、連結したノードに対応する直列基本モジュール 101 が同一のコア 11 上で連続実行されることになることから、並列粒度調整部 230 は、この範囲で、命令のスケジューリングや変数のレジスタへの再割り当て、その他のコンパイラの最適化を行い、これらが効率よく処理されるための変換を併せて実行する。

【0039】

この並列粒度調整部 230 の働きにより、ランタイムライブラリ 200 は、実行プログ

10

20

30

40

50

ラム 100 の実行時に、適応的に、並列処理の粒度を自己調整することを実現する。

【0040】

図 11 は、本コンピュータが実行する並列処理最適化の動作の流れを示すフローチャートである。

【0041】

ランタイムライブラリ 200 の並列粒度調整部 230 は、ランタイムライブラリの稼働時に、プロファイル情報収集部 231、並列度検出部 232 およびランタイム負荷測定部 233 によるデータ収集を行う（ステップ A1）。

【0042】

並列粒度調整部 230 は、この収集されたデータを使って、ノードを結合する必要があるか否かを判断し（ステップ A2）、ノードを結合する必要があると判断したら（ステップ A2 の YES）、並列粒度調整部 230 は、ノードの結合を行い（ステップ A4）、これにより同一のコア 11 で連続して実行されることになる 2 つの直列基本モジュール 101 の最適化を実行する（ステップ A5）。

10

【0043】

（並列処理の粒度が実行時に自己調整される）本手法によれば、実行プログラム 100 の作成時には、粒度を意識することなく、各直列基本モジュール 101 を、ただ十分小さな処理単位に分割すれば良い。よって、コア 11 の数毎に実行プログラム 100 を作り直したり、チューニングする手間を一切無くすることができる。

【0044】

なお、ここでは、十分細かく分割された直列基本モジュール 101 を並列実行する際のオーバーヘッド（ランタイムライブラリ 200 の処理）の削減について説明したが、連結によって並列性が落ちてしまうこともありうる。例えば、処理するべき入力データの性質が変化して、モジュール毎の負荷バランスが変化する場合である。

20

【0045】

これを考慮して、並列粒度調整部 230 は、連結したノードの属性情報として、元の 2 つのノードの情報を退避しておき、連結したノードを元の 2 つのノードに戻す機能を更に備えておくことが好ましい。この場合、初期状態を、いくつかのノードを連結したものにしておいて、並列度が十分でなく、オーバーヘッドも小さい場合に、連結してあるノードを分割することで並列度を向上させる、という最適化も行えることとなる。

30

【0046】

この粒度を大小いずれの方向にも自己調整する機能を備えれば、コア 11 の使用可能状況が大きく変化する場合にも動的に対応することが可能となる。

【0047】

また、ここでは、本コンピュータが、コア 11 を複数内蔵するプロセッサ 1 を搭載する場合を例に本手法を説明したが、本手法は、複数のプロセッサ 1 を搭載するいわゆるマルチプロセッサコンピュータにおいても当然に適用できる。

【0048】

つまり、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

40

【図面の簡単な説明】

【0049】

【図 1】この発明の実施形態に係る情報処理装置のシステム構成の一例を示す図

【図 2】本実施形態の情報処理装置によって実行される並行処理仕様のプログラムの概略構成を説明するための図

【図 3】一般的なマルチスレッド処理を示す図

【図 4】本実施形態の情報処理装置によって実行されるプログラムを構成する直列基本モ

50

ジュールと並列実行制御記述との関係を示す図

【図5】本実施形態の情報処理装置によって実行されるプログラムの並列実行制御記述を説明するための図

【図6】本実施形態の情報処理装置上で動作するランタイムライブラリが行うプログラムの並列処理制御を説明するための図

【図7】本実施形態の情報処理装置上におけるランタイムライブラリの動作状態を示す図

【図8】本実施形態の情報処理装置上で動作するランタイムライブラリが実施するノードの結合を説明するための図

【図9】本実施形態の情報処理装置上で動作するランタイムライブラリがノードの結合を実施するために保持する情報を示す図

【図10】本実施形態の情報処理装置上で動作するランタイムライブラリの機能ブロックを示す図

【図11】本実施形態の情報処理装置上で動作するランタイムライブラリが実行する並列処理最適化の動作の流れを示すフローチャート

【符号の説明】

【0050】


1 ... プロセッサ、2 ... 主メモリ、3 ... ハードディスク駆動装置 (HDD)、11 ... コア、100 ... 実行プログラム、101 ... 直列基本モジュール、102 ... 並列実行制御記述、200 ... ランタイムライブラリ、201 ... グラフデータ構造生成情報、202 ... グラフデータ構造、210 ... ノード生成部、220 ... グラフ構造解釈実行エンジン、230 ... 並列粒度調整部、231 ... プロファイル情報収集部、232 ... 並列度検出部、233 ... ランタイム負荷測定部。

10

20


【図1】

図1




【図3】

図3




【図2】

図2




【図4】

図4




【 図 5 】

図 5




【 図 7 】

図 7




【 図 6 】

図 6




【 図 8 】

図 8




【 図 9 】

図 9




【 図 1 1 】

図 11



【 図 1 0 】

図 10



フロントページの続き

(74)代理人 100084618

弁理士 村松 貞男

(74)代理人 100092196

弁理士 橋本 良郎

(72)発明者 境 隆二

東京都港区芝浦一丁目1番1号 株式会社東芝内