

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2019-128536

(P2019-128536A)

(43) 公開日 令和1年8月1日(2019. 8. 1)

(51) Int. Cl.	F I	テーマコード (参考)
G09G 3/36 (2006.01)	G09G 3/36	2H193
G09G 3/20 (2006.01)	G09G 3/20 622A	5C006
G09F 9/30 (2006.01)	G09G 3/20 622G	5C080
G02F 1/133 (2006.01)	G09G 3/20 670A	5C094
	G09G 3/20 612G	
審査請求 未請求 請求項の数 9 O L (全 21 頁) 最終頁に続く		

(21) 出願番号 特願2018-11461 (P2018-11461)
 (22) 出願日 平成30年1月26日 (2018. 1. 26)

(71) 出願人 502356528
 株式会社ジャパンディスプレイ
 東京都港区西新橋三丁目7番1号
 (74) 代理人 110000350
 ポレール特許業務法人
 (72) 発明者 栗原 博司
 東京都港区西新橋三丁目7番1号 株式会
 社ジャパンディスプレイ内
 Fターム(参考) 2H193 ZA04 ZH24 ZH29 ZH30 ZR06
 5C006 AF53 AF65 AF68 BB16 BC03
 BC11 BC22 BF14 BF22 BF26
 BF31 EA01
 5C080 AA06 AA10 AA11 AA13 AA17
 BB05 DD16 DD17 FF11 JJ02
 JJ03 JJ04 JJ06 JJ07 KK50
 最終頁に続く


(54) 【発明の名称】 表示装置

(57) 【要約】

【課題】 ゲート線またはゲート線駆動回路の異常や故障を検出可能な表示装置を提供することにある。

【解決手段】 表示装置は、表示部と、前記表示部を囲む周辺領域と、を有する。前記表示部において、第1方向に延在し、複数のT F Tに接続された複数のゲート線と、前記周辺領域に設けられ、前記複数のゲート線の一方の端部に接続されたゲート線駆動回路と、前記周辺領域に設けられ、前記複数のゲート線の他方の端部に接続された入力線を有するO R回路と、前記周辺領域に設けられ、前記O R回路の出力が接続されるカウンタと、を含む。

【選択図】 図1



【特許請求の範囲】**【請求項 1】**

表示部と、

前記表示部を囲む周辺領域と、

前記表示部において、第 1 方向に延在し、複数の T F T に接続された複数のゲート線と

、
前記周辺領域に設けられ、前記複数のゲート線の一方の端部に接続されたゲート線駆動回路と、

前記周辺領域に設けられ、前記複数のゲート線の他方の端部に接続された入力を有する O R 回路と、

前記周辺領域に設けられ、前記 O R 回路の出力が接続されるカウンタと、を含む、
表示装置。

10

【請求項 2】

請求項 1 の表示装置において、

比較回路を、含み、

前記比較回路は、前記カウンタのカウント回数が所定回数か比較し、前記カウント回数が前記所定回数以外の際は異常検出信号を出力する、表示装置。

【請求項 3】

請求項 1 または請求項 2 の表示装置において、

前記 O R 回路は、オープンドレインのワイヤード O R 回路を含む、表示装置。

20

【請求項 4】

請求項 3 の表示装置において、

周期測定回路と、異常位置判定回路と、をさらに含み、

前記異常位置判定回路は、前記カウンタのカウント回数と、前記周期測定回路の判定値に基づいて、異常のあったゲート線の位置を判断する、表示装置。

【請求項 5】

請求項 1 乃至 4 のいずれか 1 項の表示装置において、

前記ゲート線駆動回路は、前記表示部を挟む様に、前記表示部の両側の前記周辺領域に配置される、表示装置。

【請求項 6】

30

請求項 2 の表示装置において、

前記異常検出信号の出力の後、前記表示装置の電源が遮断される、表示装置。

【請求項 7】

請求項 6 の表示装置において、

前記表示装置の電源が遮断された後、所定時間の後、前記表示装置の電源が復帰される、表示装置。

【請求項 8】

請求項 7 の表示装置において、

前記異常検出信号の出力が所定回数に達した場合、電源の常時遮断、警告灯の表示、故障情報の格納のすくなくとも 1 つの処理を行う、表示装置。

40

【請求項 9】

請求項 1 の表示装置において、

前記ゲート線駆動回路は、複数のグループに分けられ、

前記 O R 回路および前記カウンタは、前記複数のグループ毎に設けられて、異常判定を行う、表示装置。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は表示装置に関し、特に、異常検出機能を備える表示装置に適用可能である。

【背景技術】

50

【 0 0 0 2 】

車載用に利用される電子部品は、A S I L (A u t o m o t i v e S a f e t y I n t e g r i t y L e v e l : 安全性要求レベル) に対応することが求められている。ここで、A S I L とは、各車載電子システムで起こり得るさまざまな障害 (ハザード) を避けるのに達成しなければならない安全性のレベルを、A ~ D の 4 段階で表現したものである。車載用の液晶表示装置においても、A S I L 対応の液晶表示装置や表示モジュールが求められる。

【 0 0 0 3 】

特開平 2 - 1 2 4 5 3 0 号公報は、液晶パネルの表示領域の外の領域に、表示用の画素と異なるモニタ用画素を設ける技術を開示する。

10

【 先行技術文献 】

【 特許文献 】

【 0 0 0 4 】

【 特許文献 1 】 特開平 2 - 1 2 4 5 3 0 号公報

【 発明の概要 】

【 発明が解決しようとする課題 】

【 0 0 0 5 】

A S I L 対応の表示装置や表示モジュールでは、表示装置の回路的な異常や故障を検出できることが必要である。

【 0 0 0 6 】

本発明の目的は、ゲート線またはゲート線駆動回路の異常や故障を検出可能な表示装置を提供することにある。

20

【 0 0 0 7 】

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【 課題を解決するための手段 】

【 0 0 0 8 】

本発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

【 0 0 0 9 】

すなわち、表示装置は、表示部と、前記表示部を囲む周辺領域と、を有する。前記表示部において、第 1 方向に延在し、複数の T F T に接続された複数のゲート線と、前記周辺領域に設けられ、前記複数のゲート線の一方の端部に接続されたゲート線駆動回路と、前記周辺領域に設けられ、前記複数のゲート線の他方の端部に接続された入力線を有する O R 回路と、前記周辺領域に設けられ、前記 O R 回路の出力が接続されるカウンタと、を含む。

30

【 図面の簡単な説明 】

【 0 0 1 0 】

【 図 1 】 実施の形態に係る表示装置の概略の構成を示す図である。

【 図 2 】 実施の形態に係る表示装置の構成を概略的に示す斜視図である。

【 図 3 】 実施の形態に係る表示装置の要部の構成の一例を示す図である。

40

【 図 4 】 実施の形態に係る表示装置の要部の構成の他の一例を示す図である。

【 図 5 】 図 4 の表示装置の通常時の動作を示すタイミング図である。

【 図 6 】 図 4 の表示装置の異常時の動作を示すタイミング図である。

【 図 7 】 実施の形態に係る表示システムの構成を概略的に示す図である。

【 図 8 】 図 7 の表示システムにおける判断フローを示す図である。

【 図 9 】 実施の形態に係る表示装置の要部の構成のさらに他の一例を示す図である。

【 図 1 0 】 図 9 の表示装置の通常時の動作を示すタイミング図である。

【 図 1 1 】 図 9 の表示装置の異常時の動作を示すタイミング図である。

【 図 1 2 】 実施の形態に係る表示装置の他の構成例を説明する図である。

【 図 1 3 】 図 1 2 の表示装置の通常時の動作を示すタイミング図である。

50

【図14】図12の表示装置の異常時の動作を示すタイミング図である。

【図15】実施の形態に係る表示装置のさらに他の構成例を説明する図である。

【発明を実施するための形態】

【0011】

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。

【0012】

なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保つての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。

10

【0013】

また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

【0014】

本実施形態においては、表示装置の一例として、液晶表示装置を開示する。この液晶表示装置は、車載装置向けられているが、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、ゲーム機器等の種々の装置に用いることもできる。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパー型の表示装置、MEMS (Micro Electro Mechanical Systems) を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。

20

【0015】

図1は、実施の形態の表示装置DSPの概略の構成を示す図である。なお、実施の形態において、表示装置は液晶表示装置である。

【0016】

表示装置DSPは、表示パネルPNLと、表示パネルPNLを背面側から照明するバックライトBLTと、を備えている。そして表示パネルPNLには、マトリクス状に配置された表示画素PXを含む表示部(表示領域)DAが設けられている。

【0017】

30

図1に示すように、表示部DAにおいては、複数の表示画素PXが配列する行に沿って延びるゲート線G(G1、G2、・・・、GN-1、GN)と、複数の表示画素PXが配列する列に沿って延びるソース線S(S1、S2、・・・、Sn)と、ゲート線(走査線)Gとソース線(信号線)Sが交差する位置近傍に配置された画素スイッチSWとが備えられている。複数の表示画素PXの各々は画素電極PEと共通電極COMEを有し、対向する画素電極PEと共通電極COMEの間に液晶層を有する。複数の行方向(Y)に延在された複数の共通電極COMEは列方向(X)に配置される。尚、複数の列方向(X)に延在された複数の共通電極COMEを行方向(Y)に配置する構成としてもよい。

【0018】

画素スイッチSWは薄膜トランジスタ(TFT: Thin Film Transistor)を備えている。画素スイッチSWのゲート電極は対応するゲート線Gと電氣的に接続されている。画素スイッチSWのソース電極は対応するソース線Sと電氣的に接続されている。画素スイッチSWのドレイン電極は対応する画素電極PEと電氣的に接続されている。

40

【0019】

また、複数の表示画素PXを駆動する駆動手段として、ゲートドライバ(ゲート線駆動回路)GD、ソースドライバ(ソース線駆動回路)SD、共通電極駆動回路CDとが設けられている。

【0020】

複数のゲート線Gのおのおの一方の端部E1はゲートドライバGDの出力部と電氣的

50

に接続されている。複数のゲート線 G のおのおの他方の端部 E 2 は、後述される OR 回路 OR の複数の入力にそれぞれ接続される。なお、図 1 には、代表として、ゲート線 G 1 の一方の端部 E 1 と、ゲート線 G 1 の他方の端部 E 2 が示される。

【 0 0 2 1 】

複数のソース線 S のおのおのはソースドライバ S D の出力部と電氣的に接続されている。共通電極 C O M E は共通電極駆動回路 C D の出力部と電氣的に接続されている。図 1 においては、ソースドライバ S D と共通電極駆動回路 C D とが、駆動回路 D C 内に設けられるように描かれている。ゲートドライバ G D とソースドライバ S D と共通電極駆動回路 C D とは、表示部 D A の周囲の周辺領域（額縁領域）N D A あるいは表示パネル P N L に接続されたフレキシブル基板上に配置される。ゲートドライバ G D は複数のゲート線 G にオン電圧を順次印加して、選択されたゲート線 G に電氣的に接続された画素スイッチ S W のゲート電極にオン電圧を供給する。ゲート電極にオン電圧が供給された画素スイッチ S W の、ソース電極 - ドレイン電極間が導通する。ソースドライバ S D は、複数のソース線 S のそれぞれに対応する出力信号を供給する。ソース線 S に供給された信号は、ソース電極 - ドレイン電極間が導通した画素スイッチ S W を介して対応する画素電極 P E に供給される。

10

【 0 0 2 2 】

また、複数のゲート線 G の断線やゲートドライバ G D の故障・機能不全などの正常でない異常な状態や不具合を検出する検出手段として、OR 回路 OR と検出部 F D U とが設けられている。OR 回路 OR は、表示部 D A の周囲の周辺領域 N D A に配置される。検出部 F D U は、表示部 D A の周囲の周辺領域 N D A あるいは表示パネル P N L に接続されたフレキシブル基板上に配置される。OR 回路 OR の複数の入力のおのおのは、複数のゲート線 G のおのおの他方の端部 E 2 に接続されている。つまり、この例では、ゲートドライバ G D と OR 回路 OR とは、表示パネル P N L において、表示部 D A を挟む様に、対向した位置に配置される。OR 回路 OR の出力は、検出部 F D U 内に設けられたカウンタ回路 C O U の入力に接続されている。OR 回路 OR は、複数のゲート線 G のオン電圧からオフ電圧への遷移や変化、または、オフ電圧からオン電圧への遷移や変化をカウンタ回路 C O U の入力へ伝達する。カウンタ回路 C O U は、遷移や変化の回数をカウントする。検出部 F D U は、カウンタ回路 C O U によりカウントされた回数が、複数のゲート線 G の本数と一致するか否かにを監視する。カウント回数が複数のゲート線 G の本数と一致する場合、正常であると判断する。一方、カウント回数が複数のゲート線 G の本数と一致しない場合は、異常であると判断する。異常と判断した場合、検出部 F D U は異常を検出したことを示す出力信号 O U T を、制御回路 C T R へ出力する。

20

30

【 0 0 2 3 】

ゲートドライバ G D とソースドライバ S D と共通電極駆動回路 C D は、表示パネル P N L の外部あるいは内部に配置された制御回路 C T R により動作を制御される。また、制御回路 C T R は、バックライト B L T の動作を制御する。制御回路 C T R は、また、検出部 F D U からの出力信号 O U T に従って、表示装置 D S P の動作を制御する。

【 0 0 2 4 】

図 2 は、実施の形態に係る表示装置 D S P の構成を概略的に示す斜視図である。

40

【 0 0 2 5 】

表示装置 D S P は、アクティブマトリックス型の液晶表示パネル P N L、バックライト B L T、液晶表示パネル P N L を駆動する駆動 I C チップ I C、制御モジュール C M、フレキシブル配線基板 F P C などを備えている。液晶表示パネル P N L は、アレイ基板（第 1 基板）A R と、アレイ基板 A R に対向配置された対向基板（第 2 基板）C T と、を備えている。液晶表示パネル P N L は、画像を表示する表示領域 D A、及び、表示領域 D A を囲む額縁状の非表示領域 N D A を備えている。液晶表示パネル P N L は、表示領域 D A においてマトリクス状に配列された複数の表示画素（あるいは単位表示画素）P X を備えている。駆動 I C チップ I C は、アレイ基板 A R に実装されている。フレキシブル配線基板 F P C は、液晶表示パネル P N L と制御モジュール C M とを接続している。制御モジュー

50

ルCMは、他のフレキシブル配線基板（不図示）によって、バックライトBLTと接続される。

【0026】

駆動ICチップICは、IC2として点線で示される様に、フレキシブル配線基板FPCの上に配置されても良い。駆動ICチップICは、表示ドライバICと見做すことが可能であり、制御モジュールCMはタイミング制御装置TCONと見做すことが可能である。図1の制御回路CTRは、表示ドライバICまたはタイミング制御装置TCONと見做すことが可能である。図1の検出部FDUは、駆動ICチップICの内部、または、制御モジュールCMの内部に設けることも可能である。また、制御モジュールCMをホストとされ、タイミング制御装置TCONと図1の制御回路CTRは表示ドライバICに内蔵することも可能である。また、制御モジュールCMをホストとされ、少なくともタイミング制御装置TCONと図1の制御回路CTRのいずれかは表示ドライバICとは別体とすることも可能である。

10

【0027】

図3は、実施の形態に係る表示装置DSPの要部の構成の一例を示す図である。なお、図3には、複数の表示画素PX、複数のソース線やソースドライバSD等は、図面の簡素のため、描かれていない。

【0028】

図1で説明された様に、複数のゲート線G（G1、G2、G3、・・・、GN）のおのの一方の端部E1はゲートドライバGDの出力部と電氣的に接続されている。複数のゲート線G（G1、G2、G3、・・・、GN）のおのの他方の端部E2は、OR回路ORの複数の入力にそれぞれ接続される。尚、図3およびその他の図面において回路上の論理がNORの場合もここでは広義のOR回路と表現する。図3には、代表として、ゲート線G1の一方の端部E1とゲート線G1の他方の端部E2とのみが描かれているが、他のゲート線G2 - GNも同様に、一方の端部E1と他方の端部E2とを有する。

20

【0029】

OR回路ORは、複数のNチャンネル型MOSトランジスタMT1 - MTnを含み、複数のNチャンネル型MOSトランジスタMT1 - MTnの複数のゲート電極のおのおのは、対応するゲート線G（G1 - GN）にそれぞれ接続される。複数のNチャンネル型MOSトランジスタMT1 - MTnの複数のゲート電極は、OR回路ORの入力と見做すことが出来る。複数のNチャンネル型MOSトランジスタMT1 - MTnのドレインは、配線L1に接続される。配線L1は、抵抗素子R1を介して、電源電位である第1参照電位VDDに接続される。複数のNチャンネル型MOSトランジスタMT1 - MTnのソースのおのおのは、接地電位である第2参照電位VSSに接続される。つまり、複数のNチャンネル型MOSトランジスタMT1 - MTnは、オープンドレイン型のワイヤードOR回路を構成している。配線L1はOR回路ORの出力Aとされ、OR回路ORの出力Aは検出部FDUの第1カウンタ回路COU1の入力に接続される。

30

【0030】

複数のゲート線G（G1、G2、G3、・・・、GN）が順次走査される場合、複数のゲート線Gの内の1つゲート線がロウレベルの様な非選択レベルからハイレベルの様な選択レベルへと遷移し、その後、選択レベルから非選択レベルへ遷移する。例えば、ゲート線G1が走査された場合を説明する。ゲート線G1がロウレベルの様な非選択レベルからハイレベルの様な選択レベルへ遷移すると、ゲート線G1に接続されたNチャンネル型MOSトランジスタMT1がオン状態となるので、配線L1の電位は、VDDの様なハイレベルからVSSの様なロウレベルへ変化する。したがって、OR回路ORの出力Aはロウレベルになる。次に、ゲート線G1が選択レベルからロウレベルの様な非選択レベルへ遷移すると、ゲート線G1に接続されたNチャンネル型MOSトランジスタMT1がオフ状態となるので、配線L1の電位は、VSSの様なロウレベルからVDDの様なハイレベルへ変化する。したがって、OR回路ORの出力Aはハイレベルになる。つまり、複数のゲート線Gの断線やゲートドライバGDの故障・機能不全などの無い正常な状態において、OR

40

50

回路ORの出力Aは、1本のゲート線が選択レベル/非選択レベルとされると、それにもなって、ロウレベル/ハイレベルと変化する。この変化の回数は、走査されるゲート線の本数に対応することになる。一方、複数のゲート線Gの断線やゲートドライバGDの故障・機能不全などのある正常でない異常な状態において、複数のゲート線Gのうちの1また複数のゲート線は選択レベルとされない事となるので、OR回路ORの出力Aのロウレベル/ハイレベルの変化の回数は、複数のゲート線Gの本数より、少なくなる。尚、複数のゲート線を順次駆動するときワイヤードOR回路の出力に接続されている配線L1の電位が連続してロウレベル(L)とならないように、1つのゲート線を駆動しているときはOR回路に接続されている残りの全てのゲート線の電位はロウレベルのような非選択レベルとし、1つのゲート線のレベルが非選択レベル 選択レベル 非選択レベルと推移した後次に駆動するゲート線のレベルを選択レベルに推移させる。

10

【0031】

検出部FDUは、OR回路ORの出力Aとフレーム同期信号FLMとが入力された第1カウンタ回路COU1と、第1カウンタ回路COU1のカウント出力Cを入力される第1比較回路COMP1と、を含む。

【0032】

第1カウンタ回路COU1は、フレーム同期信号FLMのロウレベルからハイレベルへの遷移に応答して、そのカウント値Cがゼロへリセットされ、複数のゲート線G1 - GNのおのおのオン電圧からオフ電圧への遷移の回数をカウントすることとなる。すなわち、第1カウンタ回路COU1は、ゲート線が選択レベル(ハイレベル)から非選択レベル(ロウレベル)へ遷移する遷移回数を計数することになる。尚、第1カウンタ回路COU1は、ゲート線が非選択レベル(ロウレベル)から選択レベル(ハイレベル)へ遷移する遷移回数を計数するようにしてもよい。

20

【0033】

第1比較回路COMP1は、第1カウンタ回路COU1のカウント値Cと複数のゲート線G1 - GNの本数Nとを比較する監視回路である。ゲート線の本数(N)は、例えば、駆動ICチップIC(表示ドライバIC)の内部に設けられた表示ライン数設定レジスタLNREGに設定された表示ラインの値(N)を、第1比較回路COMP1に入力することにより、得ることが可能である。第1比較回路COMP1は、カウンタ回路COU1によりカウントされた回数(C)が、複数のゲート線Gの本数(N)と一致するか否かにを監視する。カウント回数Cが複数のゲート線Gの本数(N)と一致する場合、正常と判断する。一方、カウント回数が複数のゲート線Gの本数(N)と一致しない場合、異常と判断する。異常と判断した場合、検出部FDUは異常を検出したことを示す出力信号OUTを出力する。

30

【0034】

例えば、複数のゲート線G1 - GNが500本の場合を考えると、1フレームの表示期間において、複数のゲート線G1 - GNのおのおのは1回ハイレベルにされ、その後、ロウレベルにされる。したがって、複数のゲート線G1 - GNに断線が無く、ゲートドライバGDに故障・機能不全などの無い正常な場合、第1カウンタ回路COU1のカウント値Cは、500となる。第1比較回路COMP1は、複数のゲート線Gの本数(N=500)と第1カウンタ回路COU1のカウント値(C=500)とを比較する。この場合、両者が一致するので、正常と判断する。

40

【0035】

一方、複数のゲート線G1 - GN内の1本または複数本に断線が存在する場合、あるいは、ゲートドライバGDに故障・機能不全が存在するような正常でない異常な状態の場合、第1カウンタ回路COU1のカウント値Cは、500よりも少ない数値(<500)となる。第1比較回路COMP1は、複数のゲート線Gの本数(N=500)と第1カウンタ回路COU1のカウント値(C<500)とを比較する。この場合、両者は一致しないので、異常と判断し、検出部FDUは異常を検出したことを示す出力信号OUTを出力する。

50

【0036】

これにより、複数のゲート線Gの断線やゲートドライバGDの故障・機能不全などの正常でない異常な状態や不具合を検出することが可能となる。

【0037】

図4は、実施の形態に係る表示装置DSPの要部の構成の他の一例を示す図である。図4に示されるOR回路ORaにおいて、複数のゲート線G(G1、G2、G3、・・・、GN)の内の奇数番目のゲート線G1、G3、G5、・・・、GN-1は、複数のNチャンネル型MOSトランジスタMT1-MTnのうちの奇数番目のNチャンネル型MOSトランジスタMT1、MT3、MT5、・・・、MTn-1のゲートに、それぞれ接続される。奇数番目のNチャンネル型MOSトランジスタMT1、MT3、MT5、・・・、MTn-1のドレインは配線L11に接続される。配線L11は抵抗素子R1を介して電源電位VDDに接続されて、第1のワイヤードOR回路OR1(または、第1OR回路OR1)の出力Aを構成している。また、複数のゲート線G(G1、G2、G3、・・・、GN)の内の偶数番目のゲート線G2、G4、G6、・・・、GNは、複数のNチャンネル型MOSトランジスタMT1-MTnのうちの偶数番目のNチャンネル型MOSトランジスタMT2、MT4、MT6、・・・、MTnのゲートにそれぞれ接続される。偶数番目のNチャンネル型MOSトランジスタMT2、MT4、MT6、・・・、MTnのドレインは配線L12に接続される。配線L12は抵抗素子R2を介して電源電位VDDに接続されて、第2のワイヤードOR回路OR2(または、第2OR回路OR2)の出力Bを構成している。

10

【0038】

検出部FDU1は、カウンタ回路COUを有し、カウンタ回路COUは、第1OR回路OR1の出力Aと、第2OR回路OR2の出力Bと、を入力される。

20

【0039】

カウンタ回路COUは、第1OR回路OR1の出力Aを入力される第1カウンタ回路COU1と、第2OR回路OR2の出力Bを入力される第2カウンタ回路COU2と、を含む。第1カウンタ回路COU1および第2カウンタ回路COU2は、図3と同様に、フレーム同期信号FLMのハイレベルからロウレベルへの遷移に应答して、カウント値Cおよびカウント値Dがゼロへリセットされる。第1カウンタ回路COU1は、奇数番目のゲート線G1、G3、G5、・・・、GN-1のおのおののオン電圧からオフ電圧への遷移の回数をカウントする。第2カウンタ回路COU2は、偶数番目のゲート線G2、G4、G6、・・・、GNのおのおののオン電圧からオフ電圧への遷移の回数をカウントする。

30

【0040】

検出部FDU1は、また、第1カウンタ回路COU1のカウント値Cが入力される第1比較回路COMP1と、第2カウンタ回路COU2のカウント値Dが入力される第2比較回路COMP2と、を含む。

【0041】

第1比較回路COMP1は、複数のゲート線G(G1、G2、G3、・・・、GN)の本数(N)の半分(N/2)と、第1カウンタ回路COU1のカウント値Cとを比較する監視回路である。第1比較回路COMP1は、第1カウンタ回路COU1のカウント回数Cがゲート線Gの本数(N)の半分(N/2)と一致する場合、正常と判断する。一方、カウント回数Cが複数のゲート線Gの本数(N)の半分(N/2)と一致しない場合、異常と判断し、異常を示す比較結果Eを出力する。

40

【0042】

第2比較回路COMP2は、複数のゲート線G(G1、G2、G3、・・・、GN)の本数(N)の半分(N/2)と、第2カウンタ回路COU2のカウント値Dとを、比較する監視回路である。第2比較回路COMP2は、第2カウンタ回路COU2のカウント回数Dがゲート線Gの本数(N)の半分(N/2)と一致する場合、正常と判断する。一方、カウント回数Dが複数のゲート線Gの本数(N)の半分(N/2)と一致しない場合、異常と判断し、異常を示す比較結果Fを出力する。

【0043】

50

例えば、ゲート線Gの本数を500 ($N = 500$)とした場合、第1カウンタ回路COU1のカウンタ回数Cおよび第2カウンタ回路COU2のカウンタ回数Dは、250 ($C = 250, D = 250$)である。

【0044】

検出部FDU1は、また、第1比較回路COMP1の比較結果Eと、第2比較回路COMP2の比較結果Fとが入力される第3OR回路OR3を含む。第3OR回路OR3は、比較結果Eまたは比較結果Fの入力に従って、異常を検出したことを示す出力信号OUTを出力する。

【0045】

図4において、配線L11や配線L12に接続されるNチャンネル型MOSトランジスタの数は、図3に示される配線L1に接続されるNチャンネル型MOSトランジスタの数より、少ない。したがって、配線L11や配線L12の負荷容量は、配線L1のそれに比べて、小さいので、配線L1、配線L11、配線L12に接続される各Nチャンネル型MOSトランジスタの駆動能力が同じとした場合、配線L11や配線L12の信号レベルの遷移の速度は、配線L1のそれと比べて、速くなる。一方、配線L1の信号レベルの遷移の速度と、配線L11や配線L12の信号レベルの遷移の速度を同じとした場合、配線L11や配線L12に接続される各Nチャンネル型MOSトランジスタの駆動能力は、配線L1に接続される各Nチャンネル型MOSトランジスタのそれより、小さくできる。そのため、配線L11や配線L12に接続される各Nチャンネル型MOSトランジスタのサイズを小さくできるので、各Nチャンネル型MOSトランジスタのレイアウト面積を低減することができる。

10

20

【0046】

図5は、図4の表示装置DSPの通常時の動作を説明するタイミング図である。

【0047】

時刻 t_0 において、フレーム同期信号FLMがハイレベルとなり、第1および第2カウンタCOU1、COU2のカウンタ値C、Dがゼロに初期化される。その後、フレーム同期信号FLMがハイレベルからロウレベルへ遷移する。

【0048】

時刻 t_1 にゲート線G1がハイレベルとなり、その後、ロウレベルとなるので、第1OR回路OR1の出力Aは、ハイレベルのプリチャージレベルからロウレベルとなりその後ハイレベルとなる。したがって、第1カウンタ回路COU1のカウンタ値Cは、1となる。一方、ゲート線G1がロウレベルとなると、ゲート線G2がハイレベルとなり、その後、時刻 t_2 でロウレベルへ遷移する。ゲート線G2がハイレベルからロウレベルへ遷移にするので、第2OR回路OR2の出力Bは、ハイレベルのプリチャージレベルからロウレベルとなりその後ハイレベルとなる。したがって、第2カウンタ回路COU2のカウンタ値Dは、1となる。

30

【0049】

時刻 t_2 から時刻 t_n において、上記と同様に、順次、ゲート線G3、G4、・・・、GNが走査されて、第1カウンタ回路COU1のカウンタ値Cが $N/2$ 、第2カウンタ回路COU2のカウンタ値Dが $N/2$ となる。時刻 t_n において、第1および第2比較回路COMP1、COMP2は、カウンタ値Cおよびカウンタ値Dは共に、 $N/2$ であるため、正常と判断し、第1および第2比較回路COMP1、COMP2の比較結果E、Fは共にロウレベル(low)を維持し、第3OR回路OR3の検出結果OUTも、正常を示すロウレベル(low)を維持する。

40

【0050】

時刻 t_{n+1} において、フレーム同期信号FLMがハイレベルとなり、第1および第2カウンタCOU1、COU2のカウンタ値C、Dがゼロに初期化される。その後、フレーム同期信号FLMがハイレベルからロウレベルへ遷移する。その後、前記同様に、ゲート線G1、G2が順次走査されることになる。

【0051】

50

図6は、図4の表示装置DSPの異常時の動作を説明するタイミング図である。図6と図5との違いは、図6において、時刻 t_{n-3} から時刻 t_{n-2} において、第2OR回路OR2の出力Bがロウレベルを維持している部分である。これは、時刻 t_{n-3} から時刻 t_{n-2} において、本来選択されるべきゲート線がハイレベルの様な選択状態にされなかったことを意味するので、ゲート線の断線やゲートドライバGDの故障・機能不全などの正常でない異常な状態や不具合があるものと推測される。この結果、時刻 t_n において、第2カウンタ回路COU2のカウント値Dが $N/2 - 1$ の様に、 $N/2$ より小さな値となる。これにより、時刻 t_{n+1} と時刻 t_{n+2} の間において、第2比較回路COMP2の比較結果Fがロウレベルからハイレベルへ遷移し、第3OR回路OR3の検出結果OUTも、ロウレベルから、異常を示すハイレベルへ遷移する。

10

【0052】

このように、ゲート線の断線やゲートドライバGDの故障・機能不全などの正常でない異常な状態や不具合が検出回路FDU1により検出することが出来る。

【0053】

図7は、実施の形態に係る表示装置DSPを含む表示システムの構成を概略的に示す図である。図7(A)は表示装置DSPを含む表示システムSYSの構成を概略的に示す図であり、図7(B)はホストプロセッサHOSTの動作を説明する図である。

【0054】

図7(A)に示されるように、表示システムSYSは、ホストプロセッサHOSTと表示装置DSPとを含む。ホストプロセッサHOSTは、表示装置DSPに対して、電源電位VDD、VSS等の電源PSの供給制御および表示データDDの供給制御を行うことが可能である。表示装置DSPは、図1、図3、図4に示される様に、検出部FDU(またはFDU1)を有する。検出部FDU(またはFDU1)からの異常を検出したことを示す出力信号OUTは、ホストプロセッサHOSTへ供給される。

20

【0055】

出力信号OUTを受領したホストプロセッサHOSTは、図7(B)に示されるように、1回目の異常検出を受けると、表示装置DSPへの電源PSおよび表示データDDの供給を、一旦、遮断および停止する。所定時間経過後、ホストプロセッサHOSTは、再度、電源PSおよび表示データDDの供給を開始するが、2回目の異常検出を受けると、異常状態が再発したと判断し、表示装置DSPへの電源PSおよび表示データDDの供給を、遮断および停止などの故障処置を行う。

30

【0056】

図8は、図7の表示システムにおける判断フローを説明する図である。図8において、ステップS2の異常検出は、ホストプロセッサHOSTが検出部FDU(またはFDU1)からの異常を検出したことを示す出力信号OUTを受信したか否かである。

【0057】

ステップS1において、表示装置DSPは、フレーム毎に異常検出の動作を実施する。

【0058】

ステップS2において、表示装置DSPは、フレーム毎に異常が検出されたか否かを判断する。異常が検出されない場合(No)は、ステップS1へ戻って、再度、フレーム毎に異常検出の動作が実施される。一方、異常が検出された場合(Yes)、ホストプロセッサHOSTは、異常検出の回数が所定回数(図7の場合およびこの例では、2回)に達したか否かを判断する。所定回数に達していない場合(No)、ステップS4へ移行する。所定回数に達した場合(Yes)、ステップS6へ移行する。

40

【0059】

ステップS4では、ホストプロセッサHOSTは、表示装置DSPへの電源SPの供給を遮断し、また、表示装置DSPへの表示データDDの供給を停止して、ステップ5へ移行する。

【0060】

ステップ5では、ホストプロセッサHOSTは、所定時間の経過の後、表示装置DSP

50

への電源SPの供給を開始し、また、表示装置DSPへの表示データDDの供給を開始する。その後、ステップS1へ遷移し、表示装置DSPでは、フレーム毎に異常検出の動作が実施されることになる。

【0061】

ステップS6において、異常検出の回数が所定回数(2回)に達した為、ホストプロセッサHOSTは、表示装置DSPの異常が再発したと判断し、故障処置を実施する。この故障処置は、アラーム信号の発生、表示装置DSPへの電源SPの常時遮断、車載表示パネルに設けられた警告灯の点灯表示、または、自動車の内部に設けられた不揮発メモリへの故障情報の格納等のすくなくとも1つの処理を行う。

【0062】

なお、所定回数は、2回に限定されるわけではなく、3回や4回でもよい。ただし、あまり回数を多くすると、異常発生に対する故障処置の実施が遅れてしまうので、注意する必要がある。

【0063】

図9は、実施の形態に係る表示装置DSPの要部の構成のさらに他の一例を示す図である。図9に示される表示装置DSPは、図4に示された表示装置DSPの変形例であり、検出部FDU1が、故障位置判定機能を有する検出部FDU2へ変更されている。また、この変更に伴い、ゲートドライバGDが第1ゲートドライバGD1と第2ゲートドライバGD2とに変更されている。他の構成は、図4と同じである。

【0064】

第1ゲートドライバGD1は、ゲート線G1-G6に接続される。第2ゲートドライバGD2は、この例では、ゲート線G7-GNに接続されている。ただし、第1ゲートドライバGD1および第2ゲートドライバGD2に接続されるゲート線は、これに限定されるわけではなく、変更可能である。

【0065】

検出部FDU2は、故障位置判定機能を有しており、この故障位置判定機能の実現を可能とするため、比較回路COMP1、COMP2が削除される代わりに、周波数監視回路FMON1、FMON2、および、位置判定回路LDET1およびLDET2が新たに設けられる。

【0066】

第1および第2周波数監視回路FMON1、FMON2は、例えば、タイミング制御装置TCONから供給されるドットクロックDotCLKを受けるようにされている。

【0067】

第1周波数監視回路FMON1は、第1OR回路OR1の出力Aのロウレベルへの遷移と次のロウレベルへの遷移との間のドットクロックDotCLKの数を計測するカウンタ回路を含み、出力Aのロウレベルへの遷移間の周期を監視する。同様、第2周波数監視回路FMON2は、第2OR回路OR2の出力Bのロウレベルへの遷移と次のロウレベルへの遷移との間のドットクロックDotCLKの数を計測するカウンタ回路を含み、出力Bのロウレベルへの遷移間の周期を監視する。第1周波数監視回路FMON1の検出結果Iと第2周波数監視回路FMON2の検出結果Jとは、第1周波数監視回路FMON1と第2周波数監視回路FMON2のそれぞれのカウンタ回路において、オーバーフローOVFが発生したか否を示すものである。

【0068】

第1位置判定回路LDET1は、第1カウンタ回路COU1の出力Cと第1周波数監視回路FMON1の検出結果Iとに従って、異常のあるゲート線の位置を特定する機能を有する。第1位置判定回路LDET1は、オーバーフローOVFの発生を示す検出結果Iの入力に従って、その時点での第1カウンタ回路COU1のカウント値を、第1カウンタ回路COU1の出力Cとして取り込むと共に、出力Cを検出結果Kとしてタイミング制御装置TCONへ出力する。

【0069】

10

20

30

40

50

第2位置判定回路LDET2は、第2カウンタ回路COU2の出力Dと第2周波数監視回路FMON2の検出結果Jとに従って、異常のあるゲート線の位置を特定する機能を有する。

【0070】

第1位置判定回路LDET2は、オーバーフローOVFの発生を示す検出結果Jの入力に従って、その時点での第2カウンタ回路COU2のカウント値を、第2カウンタ回路COU2の出力Dとして取り込むと共に、出力Dを検出結果Lとしてタイミング制御装置TCONへ出力する。

【0071】

タイミング制御装置TCONは、検出結果K、Lに従って、第1ゲートドライバGD1と第2ゲートドライバGD2の動作を制御する。すなわち、タイミング制御装置TCONは、検出結果Kによって異常を通知された場合、次のフレーム表示動作において、第1ゲートドライバGD1を用いた表示動作を停止し、第2ゲートドライバGD2のみを利用した表示動作へ移行する。逆に、タイミング制御装置TCONは、検出結果Lによって異常を通知された場合、次のフレーム表示動作において、第2ゲートドライバGD2を用いた表示動作を停止し、第1ゲートドライバGD1のみを利用した表示動作へ移行する。

10

【0072】

このように、図9に示される表示装置DSPにおいて、異常と検出されたゲート線を駆動するゲートドライバ(GD1)の動作を停止し、それ以外のゲートドライバ(GD2)を利用した表示動作へ移行することが可能になる。

20

【0073】

図10は、図9の表示装置DSPの通常時の動作を説明するタイミング図である。図11は、図9の表示装置DSPの異常時の動作を説明するタイミング図である。図10および図11では、例示的に、第1OR回路OR1の出力A、第1カウンタ回路COU1の出力C、第1周波数監視回路FMON1の検出結果I、および、第1位置判定回路LDET1の検出出力Kについて、描かれている。

【0074】

図10を参照して、表示装置DSPの通常時の動作を説明する。

【0075】

時刻t0において、フレーム同期信号FLMがハイレベルとなり、第1および第2カウンタCOU1のカウント値Cがゼロに初期化される。その後、フレーム同期信号FLMがハイレベルからロウレベルへ遷移する。

30

【0076】

時刻t1にゲート線G1がハイレベルとなり、その後、ロウレベルとなるので、第1OR回路OR1の出力Aは、ハイレベルのプリチャージレベルからロウレベルとなりその後ハイレベルとなる。したがって、第1カウンタ回路COU1のカウント値Cは、1となる。

【0077】

第1周波数監視回路FMON1は、第1OR回路OR1の出力Aの時刻t1の立ち下がり、時刻t2の立ち下がりとの期間において、ドットクロックDotCLKの数を計数することで、第1OR回路OR1の出力Aの立ち下がりの周期を計測する。第1周波数監視回路FMON1のカウント値は、第1OR回路OR1の出力Aの時刻t1の立ち下がりにより、ゼロへリセットされると共に、第1周波数監視回路FMON1は計測動作を開始する。また、第1周波数監視回路FMON1のカウント値は、第1OR回路OR1の出力Aの時刻t2の立ち下がりにより、ゼロへリセットされると共に、第1周波数監視回路FMON1は計測動作を開始する。

40

【0078】

時刻t2から時刻tnにおいて、同様に、第1OR回路OR1の出力Aはロウレベルとハイレベルとの間を順次遷移するので、第1カウンタ回路COU1のカウント値Cは、2、3、4と順次N/2まで計測することになる。一方、第1周波数監視回路FMON1も

50

、時刻 t_2 - 時刻 t_3 、時刻 t_3 - 時刻 t_4 、時刻 t_4 - 時刻 t_5 、時刻 t_5 - 時刻 t_6 等のおおのこの期間において、ドットクロック $Dot\ CLK$ の数を計数している。なお、図 11 では、図面の簡素可能ため、代表的に、時刻 t_1 - 時刻 t_2 の期間における第 1 周波数監視回路 $FMON1$ の計測動作のみを描いている。第 1 周波数監視回路 $FMON1$ の検出結果 I は、第 1 周波数監視回路 $FMON1$ 内のカウンタ回路のカウント値がオーバーフロー OVF しないため、発生しない。第 1 位置判定回路 $LD E T 1$ の検出出力 K は、異常がないため、例えば、ロウレベルの様な異常がない旨を示すレベルとされている。

【0079】

図 11 を参照して、図 9 の表示装置 DSP の異常時の動作を説明する。図 11 には、動作中のゲートドライバを示す OGD が記載されている。

【0080】

図 11 では、時刻 t_3 と時刻 t_4 との間の期間において、第 1 OR 回路 $OR1$ の出力 A がロウレベルへ遷移せず、ハイレベルを維持した異常な状態を示している。この場合、第 1 周波数監視回路 $FMON1$ は、時刻 t_2 における出力信号 A のロウレベルへの立ち上がり同期して計測動作を開始するが、時刻 t_3 に時点において出力信号 A のロウレベルへの遷移が無く、ハイレベルを維持するため、時刻 t_3 において、第 1 周波数監視回路 $FMON1$ 内のカウンタ回路のカウント値のゼロへのリセットが行われぬ。このため、第 1 周波数監視回路 $FMON1$ のカウント値は、時刻 t_3 を過ぎた時点で、オーバーフロー OVF となる。このため、第 1 周波数監視回路 $FMON1$ の検出結果 I はオーバーフロー OVF が発生したことを示す値となる。

【0081】

第 1 位置判定回路 $LD E T 1$ は、第 1 周波数監視回路 $FMON1$ の検出結果 I の発生時点の第 1 カウンタ回路 $COU1$ のカウント値 (2) を、第 1 カウンタ回路 $COU1$ の出力 C として取り込むと共に、出力 C を検出結果 K ($K = 2$) としてタイミング制御装置 $TC ON$ へ出力する。タイミング制御装置 $TC ON$ は、検出結果 K ($K = 2$) の入力に基づき、ゲート線 $G3$ の断線、または、第 1 ゲートドライバ $GD1$ におけるゲート線 $G3$ の駆動回路の故障と判断し、次回のフレーム表示において第 1 ゲートドライバ $GD1$ の表示動作を停止させる制御を行う。

【0082】

したがって、動作中のゲートドライバを示す OGD に示されるように、時刻 t_{n+1} 以降の表示動作において、第 1 ゲートドライバ $GD1$ を利用せず、第 2 ゲートドライバ $GD2$ を利用した表示動作が行われる。

【0083】

なお、図 9 では、第 1 ゲートドライバ $GD1$ と第 2 ゲートドライバ $GD2$ との 2 つのゲートドライバを設けた例を示したが、例えば、6 本のゲート線毎にゲートドライバを設けるようにしても良い。このように、多くのゲートドライバを設けることにより、異常の検出されたゲート線を含む狭い表示領域のみを非表示とすることで、より多くゲート線を利用した広い表示領域に対する表示動作を行うことが可能な表示装置を提供できる。

【0084】

また、図 9 では表示領域 DA の分割領域毎 (例えば向かって上側と下側) に対応して第 1 ゲートドライバ $GD1$ と第 2 ゲートドライバ $GD2$ を配置しているが、第 1 ゲートドライバ $GD1$ を奇数列、偶数列の一方に対応させ、第 2 ゲートドライバ $GD1$ を奇数列、偶数列の他方に対応させるような構成にしてもよい。このような構成にすることで異常が検出されたゲート線に対応した表示動作を停止させても画面全体を表示させることが可能になる。

【0085】

また、図 9 では、第 1 ゲートドライバ $GD1$ と第 2 ゲートドライバ $GD2$ との 2 つのゲートドライバを設けた例を示したが、故障と判断されたゲート線を駆動する単位駆動回路の選択動作のみを跳び越すような制御機能をゲートドライバに設けることで、1 つのゲートドライバで同様な制御を行うことも可能である。

10

20

30

40

50

【 0 0 8 6 】

また、図9では、第1周波数監視回路FMON1や第2周波数監視回路FMON2は、第1OR回路OR1の出力Aや第2OR回路OR2の出力Bのロウレベルへの遷移と次のロウレベルへの遷移との間のドットクロックDotCLKの数を計測するとしたが、出力Aや出力Bのハイレベルへの遷移と次のハイレベルへの遷移との間のドットクロックDotCLKの数を計測する様に変更しても良い。この場合、第1周波数監視回路FMON1は、インバータを介して、出力Aを入力される様に変更し、第2周波数監視回路FMON2は、インバータを介して、出力Bを入力される様に変更すればよい。

【 0 0 8 7 】

図12は、実施の形態に係る表示装置DSPの他の構成例を説明する図である。図12に示される表示装置DSPは、図4の表示装置DSPの変形例である。図12においては、分割された表示領域DA1、DA2ごとに、図4に示されるOR回路ORaおよび検出部FDU1が設けられている。このように構成することで、異常のある表示領域を特定し、異常のある表示領域を避けて、異常のない表示領域を用いた部分的な表示を行うことが可能になる。

10

【 0 0 8 8 】

図12において、表示領域DAが第1表示領域DA1と第2表示領域DA2とに分割される。この変更に伴い、第1表示領域DA1に設けられた第1ゲート線群G__1の各ゲート線の一方の端部E1は第1ゲートドライバGD1に接続され、第2表示領域DA2に設けられた第2ゲート線群G__2の各ゲート線の一方の端部E1は第2ゲートドライバGD2に接続される。

20

【 0 0 8 9 】

第1ゲート線群G__1に含まれる各ゲート線の他方の端部E2は第1OR回路ORa__1に接続され、第1OR回路ORa__1は第1検出部FDU1__1に接続される。第2ゲート線群G__2に含まれる各ゲート線の他方の端部E2は第2OR回路ORa__2に接続され、第2OR回路ORa__2は第2検出部FDU1__2に接続される。

【 0 0 9 0 】

第1および第2検出部FDU1__1、FDU__2の出力OUT1、OUT2は、タイミング制御回路TCONに入力され、タイミング制御回路TCONは第1および第2ゲートドライバGD1、GD2のおのおのへ制御信号CN1、CN2を出力する。

30

【 0 0 9 1 】

第1および第2OR回路ORa__1、ORa__2のおのおのは、図4のOR回路ORaと同一の構成とされており、また、第1および第2検出部FDU1__1、FDU__2のおのおのは図4の検出部FDU1と同一の構成とされている。

【 0 0 9 2 】

以上の構成によれば、タイミング制御回路TCONが第1検出部FDU1__1から異常を示す出力OUT1を入力された場合、第1ゲートドライバGD1へ動作を停止する旨を示す制御信号CN1を送付できる。これにより、次フレームの表示動作では、第2ゲートドライバGD2のみを利用した表示動作が可能である。また、タイミング制御回路TCONが第2検出部FDU1__2から異常を示す出力OUT2を入力された場合、第2ゲートドライバGD2へ動作を停止する旨を示す制御信号CN2を送付できる。これにより、次フレームの表示動作では、第1ゲートドライバGD1のみを利用した表示動作が可能である。

40

【 0 0 9 3 】

図13は、図12の表示装置DSPの通常時の動作を説明するタイミング図である。フレーム同期信号FLMは、時刻t0と時刻tn+1とにおいて、ハイレベルに遷移して、活性化するものとする。また、動作中のゲートドライバを示すOGDは、時刻t0から第1ゲートドライバGD1を用いた表示動作が行われ、時刻ti+1から第2ゲートドライバGD2を用いた表示動作が行われ、時刻tn+1から第1ゲートドライバGD1を用いた次フレームの表示動作が行われる。図13では、故障の無い通常の動作を示している為

50

、第1検出部FDU1__1の出力OUT1および第2検出部FDU1__2の出力OUT2は、共に、故障の無い状態を示すロウレベルとされている。

【0094】

図14は、図12の表示装置DSPの異常時の動作を説明するタイミング図である。図13と図14との違いは、時刻t3において、第1検出部FDU1__1の出力OUT1が異常のあることを示す旨のハイレベルへ変化していることである。つまり、第1表示領域DA1において、ゲート線または第1ゲートドライバGD1に故障のあることが検出されたことを示している。したがって、時刻tn+1から始まる次フレームの表示動作において、第1ゲートドライバGD1がタイミング制御回路TCONからの制御信号CN1により停止状態とされ、第2ゲートドライバGD2を用いた第2表示領域DA2のみの表示動作へ移行する。

10

【0095】

図12 - 図14の構成によれば、タイミング制御回路TCONが第1検出部FDU1__1から異常を示す出力OUT1を入力された場合、第1ゲートドライバGD1へ動作を停止する旨を示す制御信号CN1を送付できる。これにより、次フレームの表示動作では、第2ゲートドライバGD2のみを利用した表示動作が可能である。また、タイミング制御回路TCONが第2検出部FDU1__2から異常を示す出力OUT2を入力された場合、第2ゲートドライバGD2へ動作を停止する旨を示す制御信号CN2を送付できる。これにより、次フレームの表示動作では、第1ゲートドライバGD1のみを利用した表示動作が可能である。

20

【0096】

図15は、実施の形態に係る表示装置DSPのさらに他の構成例を説明する図である。図15は、図4の変形例であり、図4のゲートドライバGDが、図15では、表示領域DAの左右に分かれ、左側ゲートドライバGD-Lおよび右側ゲートドライバGD-Rとして配置されている。左側ゲートドライバGD-Lには、奇数番目のゲート線G1、G3、・・・、GN-1の一方の端部E1が接続されている。一方、右側ゲートドライバGD-Rには、偶数番目のゲート線G2、G4、・・・、GNの一方の端部E1が接続されている。

【0097】

奇数番目のゲート線G1、G3、・・・、GN-1の他方の端部E2には、第1OR回路OR1の入力が接続されている。第1OR回路OR1は、図4の第1OR回路OR1と同じ構成であるので、説明は省略する。また、偶数番目のゲート線G2、G4、・・・、GNの他方の端部E2は、第2OR回路OR2の入力が接続されている。第2OR回路OR2は、図4の第2OR回路OR2と同じであるので、説明は省略する。

30

【0098】

第1OR回路OR1の出力Aは、第1カウンタCOU1に接続され、第1カウンタCOU1の出力は、第1比較回路COMP1に接続される。また、第2OR回路OR2の出力Bは、第2カウンタCOU2に接続され、第2カウンタCOU2の出力は、第2比較回路COMP2に接続される。第1比較回路COMP1の出力Eおよび第2比較回路COMP2の出力Fは、第3OR回路OR3の入力に接続され、第3OR回路OR3の出力から出力信号OUTが出力される。

40

【0099】

これにより、左側ゲートドライバGD-Lに、第2OR回路OR2を集積化した構成とすることが出来る。また、右側ゲートドライバGD-Rに、第1OR回路OR1を集積化した構成とすることが出来る。つまり、左側ゲートドライバGD-Lと第2OR回路OR2とを、左側ゲートドライバGDOR1と見做すことも可能である。また、右側ゲートドライバGD-Rと第1OR回路OR12とを、右側ゲートドライバGDOR2と見做すことも可能である。

【0100】

第1カウンタ回路COU1および第1比較回路COMP1は、左側ゲートドライバGD

50

OR 1 内に集積化して形成しても良い。また、第 2 カウンタ回路 COU 2 および第 2 比較回路 COMP 2 は、右側ゲートドライバ GDOR 2 内に集積化して形成しても良い。第 3 OR 回路 OR 3 は、左側ゲートドライバ GDOR 1 と右側ゲートドライバ GDOR 2 とのいずれか一方に集積化しても良い。また、第 1 カウンタ回路 COU 1、第 1 比較回路 COMP 1、第 2 カウンタ回路 COU 2、第 2 比較回路 COMP 2 および第 3 OR 回路 OR 3 は、図 2 に示される駆動 IC チップ IC の内部、または、制御モジュール CM の内部に設けることも可能である。

【 0 1 0 1 】

また、図 1 5 においても 9 に示したような故障位置判定機能を有する検出部 FDU 2 を用いて故障が発生したゲートに対応するゲート駆動回路および表示動作を停止することができる。

10

【 0 1 0 2 】

本発明の実施の形態として上述のとおり OR 回路は N 型 MOS トランジスタで構成しているが、P 型 MOS トランジスタを用い P 型 MOS トランジスタのソース側を高電位側の電源に接続し、ドレイン側と低電位側の電源の間に抵抗を接続し、ドレインを OR 回路の出力とする構成をとることも可能であり、その他の OR 回路構成をとることも可能である。

【 0 1 0 3 】

本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。例えば、液晶表示装置以外に有機 EL (OLE D) 表示装置、およびその他の表示装置も本発明に属する。

20

【 0 1 0 4 】

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

【 0 1 0 5 】

また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

30

【 0 1 0 6 】

上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。


【 符号の説明 】

【 0 1 0 7 】


DSP : 表示装置、PNL 表示パネル、DA : 表示部、NDA : 周辺領域、G : ゲート線、S : ソース線、GD : ゲートドライバ、SD : ソースドライバ、OR : OR 回路、FDU : 検出部、COU : カウンタ回路

40


【 図 1 】




【 図 2 】



【 図 3 】




【 図 4 】




【図5】

図5




【図6】

図6





【図7】

図7




【図8】


図8




【 図 9 】




【 図 1 0 】




【 図 1 1 】




【 図 1 2 】




【 図 1 3 】



【 図 1 4 】



【 図 15 】



フロントページの続き

(51)Int.Cl.

F I

テーマコード(参考)

G 0 9 F 9/30 3 3 8

G 0 2 F 1/133 5 5 0

Fターム(参考) 5C094 AA41 BA03 BA27 BA43 BA75 DA09 DB01 GA10 HA07 HA08