(12) 公 開 特 許 公 報(A)

(19) 日本国特許庁(JP)

特開2019-128536 (P2019-128536A)

(11)特許出願公開番号

(43) 公開日 令和1年8月1日(2019.8.1)

(51) Int Cl			ΕI			テーマ	23-1	、(参え	문)	
GO9G	3/36	(2006.01)	6096	3/36		2H	193		• /	
G09G	3/20	(2006.01)	G09G	3/20	622A	5 C (006			
G09F	9/30	(2006.01)	G09G	3/20	622G	500	0.80			
G02F	1/133	(2006.01)	GO9G	3/20	670A	5 C (094			
		(GO9G	3/20	612G					
			審査請求 未	請求請求項	頁の数 9 O L	(全 21	頁)	最終了	頁に続く	
(21) 出願番号		特願2018-11461 (P20	018-11461)	(71) 出願人	502356528					
(22) 出願日		平成30年1月26日 (2018.1.26) 株式会社ジャパン						イ		
					東京都港区西新橋三丁目7番1号					
				(74)代理人	110000350					
					ポレール特許第	常務法人				
				(72)発明者	栗原 博司					
					東京都港区西新	所橋三丁	目7番	1号	株式会	
					社ジャパンデ	ィスプレ	イ内			
				F ターム (参	考) 2H193 ZA04	ZH24	ZH29	ZH30	ZR06	
					5C006 AF53	AF65	AF68	BB16	BC03	
					BC11	BC22	BF14	BF22	BF26	
					BF31	EA01				
					5C080 AA06	AA10	AA11	AA13	AA17	
					BB05	DD16	DD17	FF11	JJ02	
					1103 1103	JJ04	JJ06	JJ07	KK50	
							最	終頁に	続く	

(54) 【発明の名称】表示装置

(57)【要約】

【課題】ゲート線またはゲート線駆動回路の異常や故障 を検出可能な表示装置を提供することにある。

【解決手段】表示装置は、表示部と、前記表示部を囲む 周辺領域と、を有する。前記表示部において、第1方向 に延在し、複数のTFTに接続された複数のゲート線と 、前記周辺領域に設けられ、前記複数のゲート線の一方 の端部に接続されたゲート線駆動回路と、前記周辺領域 に設けられ、前記複数のゲート線の他方の端部に接続さ れた入力を有するOR回路と、前記周辺領域に設けられ 、前記OR回路の出力が接続されるカウンタと、を含む

【選択図】図1



【特許請求の範囲】 【請求項1】 表示部と、 前記表示部を囲む周辺領域と、 前記表示部において、第1方向に延在し、複数のTFTに接続された複数のゲート線と 前記周辺領域に設けられ、前記複数のゲート線の一方の端部に接続されたゲート線駆動 回路と、 前記周辺領域に設けられ、前記複数のゲート線の他方の端部に接続された入力を有する OR回路と、 前記周辺領域に設けられ、前記OR回路の出力が接続されるカウンタと、を含む、 表示装置。 【請求項2】 請求項1の表示装置において、 比較回路を、含み、 前記比較回路は、前記カウンタのカウント回数が所定回数か比較し、前記カウント回数 が前記所定回数以外の時は異常検出信号を出力する、表示装置。 【請求項3】 請求項1または請求項2の表示装置において、 前記OR回路は、オープンドレインのワイヤードOR回路を含む、表示装置。 【請求項4】 請求項3の表示装置において、 周期測定回路と、異常位置判定回路と、をさらに含み、 前記異常位置判定回路は、前記カウンタのカウント回数と、前記周期測定回路の判定値 に基づいて、異常のあったゲート線の位置を判断する、表示装置。 【請求項5】 請求項1乃至4のいずれか1項の表示装置において、 前記ゲート線駆動回路は、前記表示部を挟む様に、前記表示部の両側の前記周辺領域に 配置される、表示装置。 【請求項6】 請求項2の表示装置において、 前記異常検出信号の出力の後、前記表示装置の電源が遮断される、表示装置。 【請求項7】 請求項6の表示装置において、 前記表示装置の電源が遮断された後、所定時間の後、前記表示装置の電源が復帰される 、表示装置。 【請求項8】 請求項7の表示装置において、 前記異常検出信号の出力が所定回数に達した場合、電源の常時遮断、警告灯の表示、故 障情報の格納のすくなくとも1つの処理を行う、表示装置。 【請求項9】 請求項1の表示装置において、 前記ゲート線駆動回路は、複数のグループに分けられ、 前記OR回路および前記カウンタは、前記複数のグループ毎に設けられて、異常判定を 行う、表示装置。 【発明の詳細な説明】 【技術分野】 [0001]本発明は表示装置に関し、特に、異常検出機能を備える表示装置に適用可能である。

【背景技術】

50

40

10

20

【0002】

車載用に利用される電子部品は、ASIL(Automotive Safety In tegrity Level:安全性要求レベル)に対応することが求められている。こ こで、ASILとは、各車載電子システムで起こり得るさまざまな障害(ハザード)を避 けるのに達成しなければならない安全性のレベルを、A~Dの4段階で表現したものであ る。車載用の液晶表示装置においても、ASIL対応の液晶表示装置や表示モジュールが 求められる。

[0003]

特開平2-124530号公報は、液晶パネルの表示領域の外の領域に、表示用の画素 と異なるモニタ用画素を設ける技術を開示する。

【先行技術文献】

【特許文献】

[0004]

【特許文献1】特開平2-124530号公報

【発明の概要】

【発明が解決しようとする課題】

[0005]

ASIL対応の表示装置や表示モジュールでは、表示装置の回路的な異常や故障を検出 できることが必要である。

[0006]

本発明の目的は、ゲート線またはゲート線駆動回路の異常や故障を検出可能な表示装置を提供することにある。

[0007]

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

[0008]

本発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

【 0 0 0 9 】

すなわち、表示装置は、表示部と、前記表示部を囲む周辺領域と、を有する。前記表示 部において、第1方向に延在し、複数のTFTに接続された複数のゲート線と、前記周辺 領域に設けられ、前記複数のゲート線の一方の端部に接続されたゲート線駆動回路と、前 記周辺領域に設けられ、前記複数のゲート線の他方の端部に接続された入力を有するOR 回路と、前記周辺領域に設けられ、前記OR回路の出力が接続されるカウンタと、を含む

【図面の簡単な説明】

[0010]

【図1】実施の形態に係る表示装置の概略の構成を示す図である。

【図2】実施の形態に係る表示装置の構成を概略的に示す斜視図である。

【図3】実施の形態に係る表示装置の要部の構成の一例を示す図である。

【図4】実施の形態に係る表示装置の要部の構成の他の一例を示す図である。

【図5】図4の表示装置の通常時の動作を示すタイミング図である。

【図6】図4の表示装置の異常時の動作を示すタイミング図である。

【図7】実施の形態に係る表示システムの構成を概略的に示す図である。

【図8】図7の表示システムにおける判断フローを示す図である。

【図9】実施の形態に係る表示装置の要部の構成のさらに他の一例を示す図である。

【図10】図9の表示装置の通常時の動作を示すタイミング図である。

【図11】図9の表示装置の異常時の動作を示すタイミング図である。

【図12】実施の形態に係る表示装置の他の構成例を説明する図である。

【図13】図12の表示装置の通常時の動作を示すタイミング図である。

20

10

30

【図14】図12の表示装置の異常時の動作を示すタイミング図である。

【図15】実施の形態に係る表示装置のさらに他の構成例を説明する図である。

【発明を実施するための形態】

[0011]

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。

【0012】

なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更 について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである 。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等 について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定す るものではない。

(4)

【0013】

また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同 一の符号を付して、詳細な説明を適宜省略することがある。

【0014】

本実施形態においては、表示装置の一例として、液晶表示装置を開示する。この液晶表 示装置は、車載装置に向けられているが、例えば、スマートフォン、タブレット端末、携 帯電話端末、パーソナルコンピュータ、テレビ受像装置、ゲーム機器等の種々の装置に用 いることもできる。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネ ッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型 の表示装置、MEMS (Micro Electro Mechanical Systems)を応用した表示装置、或い はエレクトロクロミズムを応用した表示装置などにも適用可能である。

【0015】

図1は、実施の形態の表示装置DSPの概略の構成を示す図である。なお、実施の形態 において、表示装置は液晶表示装置である。

【0016】

表示装置DSPは、表示パネルPNLと、表示パネルPNLを背面側から照明するバッ クライトBLTと、を備えている。そして表示パネルPNLには、マトリクス状に配置さ れた表示画素PXを含む表示部(表示領域)DAが設けられている。

【 0 0 1 7 】

図1に示すように、表示部DAにおいては、複数の表示画素PXが配列する行に沿って 延びるゲート線G(G1、G2、・・・、GN-1、GN)と、複数の表示画素PXが配 列する列に沿って延びるソース線S(S1、S2、・・・、Sn)と、ゲート線(走査線) Gとソース線(信号線)Sが交差する位置近傍に配置された画素スイッチSWとが備えられ ている。複数の表示画素PXの各々は画素電極PEと共通電極COMEを有し、対向する 画素電極PEと共通電極COMEの間に液晶層を有する。複数の行方向(Y)に延在され た複数の共通電極COMEは列方向(X)に配置される。尚、複数の列方向(X)に延在 された複数の共通電極COMEを行方向(Y)に配置する構成としてもよい。

【0018】

画素スイッチSWは薄膜トランジスタ(TFT:Thin Film Transis tor)を備えている。画素スイッチSWのゲート電極は対応するゲート線Gと電気的に 接続されている。画素スイッチSWのソース電極は対応するソース線Sと電気的に接続さ れている。画素スイッチSWのドレイン電極は対応する画素電極PEと電気的に接続され ている。

【0019】

また、複数の表示画素 PXを駆動する駆動手段として、ゲートドライバ(ゲート線駆動 回路)GD、ソースドライバ(ソース線駆動回路)SD、共通電極駆動回路CDとが設け られている。

 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$

複数のゲート線Gのおのおのの一方の端部E1はゲートドライバGDの出力部と電気的 50

30

に接続されている。複数のゲート線Gのおのおのの他方の端部E2は、後述されるOR回路ORの複数の入力にそれぞれ接続される。なお、図1には、代表として、ゲート線G1の一方の端部E1と、ゲート線G1の他方の端部E2が示される。

【 0 0 2 1 】

複数のソース線 S のおのおのはソースドライバ S D の出力部と電気的に接続されている。 共通電極 C O M E は共通電極駆動回路 C D の出力部と電気的に接続されている。図 1 に おいては、ソースドライバ S D と共通電極駆動回路 C D とが、駆動回路 D C 内に設けられ るように描かれている。ゲートドライバ G D とソースドライバ S D と共通電極駆動回路 C D とは、表示部 D A の周囲の周辺領域(額縁領域) N D A あるいは表示パネル P N L に接 続されたフレキシブル基板上に配置される。ゲートドライバ G D は複数のゲート線 G にオ ン電圧を順次印加して、選択されたゲート線 G に電気的に接続された画素スイッチ S W の ゲート電極にオン電圧を供給する。ゲート電極にオン電圧が供給された画素スイッチ S W の 、ソース電極 - ドレイン電極間が導通する。ソースドライバ S D は、複数のソース線 S のそれぞれに対応する出力信号を供給する。ソース線 S に供給された信号は、ソース電極 - ドレイン電極間が導通した画素スイッチ S W を介して対応する画素電極 P E に供給され る。

【0022】

また、複数のゲート線Gの断線やゲートドライバGDの故障・機能不全などの正常でな い異常な状態や不具合を検出する検出手段として、OR回路ORと検出部FDUとが設け られている。OR回路ORは、表示部DAの周囲の周辺領域NDAに配置される。検出部 FDUは、表示部DAの周囲の周辺領域NDAあるいは表示パネルPNLに接続されたフ レキシブル基板上に配置される。OR回路ORの複数の入力のおのおのは、複数のゲート 線Gのおのおのの他方の端部E2に接続されている。つまり、この例では、ゲートドライ バGDとOR回路ORとは、表示パネルPNLにおいて、表示部DAを挟む様に、対向し た位置に配置される。OR回路ORの出力は、検出部FDU内に設けられたカウンタ回路 COUの入力に接続されている。OR回路ORは、複数のゲート線Gのオン電圧からオフ 電圧への遷移や変化、または、オフ電圧からオン電圧のへの遷移や変化をカウンタ回路C OUの入力へ伝達する。カウンタ回路COUは、遷移や変化の回数をカウントする。検出 部FDUは、カウンタ回路COUによりカウントされた回数が、複数のゲート線Gの本数 と一致するか否かにを監視する。カウント回数が複数のゲート線Gの本数と一致する場合 正常であると判断する。一方、カウント回数が複数のゲート線Gの本数と一致しない場 合は、異常である判断する。異常と判断した場合、検出部FDUは異常を検出したことを 示す出力信号OUTを、制御回路CTRへ出力する。

【0023】

ゲートドライバGDとソースドライバSDと共通電極駆動回路CDは、表示パネルPNLの外部あるいは内部に配置された制御回路CTRにより動作を制御される。また、制御回路CTRは、バックライトBLTの動作を制御する。制御回路CTRは、また、検出部FDUからの出力信号OUTに従って、表示装置DSPの動作を制御する。 【0024】

図2は、実施の形態に係る表示装置DSPの構成を概略的に示す斜視図である。 【0025】

表示装置DSPは、アクティブマトリックス型の液晶表示パネルPNL、バックライト BLT、液晶表示パネルPNLを駆動する駆動ICチップIC、制御モジュールCM、フ レキシブル配線基板FPCなどを備えている。液晶表示パネルPNLは、アレイ基板(第 1基板)ARと、アレイ基板ARに対向配置された対向基板(第2基板)CTと、を備え ている。液晶表示パネルPNLは、画像を表示する表示領域DA、及び、表示領域DAを 囲む額縁状の非表示領域NDAを備えている。液晶表示パネルPNLは、表示領域DAに おいてマトリクス状に配列された複数の表示画素(あるいは単位表示画素)PXを備えて いる。駆動ICチップICは、アレイ基板ARに実装されている。フレキシブル配線基板 FPCは、液晶表示パネルPNLと制御モジュールCMとを接続している。制御モジュー

ルCMは、他のフレキシブル配線基板(不図示)によって、バックライトBLTと接続される。

(6)

【0026】

駆動ICチップICは、IC2として点線で示される様に、フレキシブル配線基板FP Cの上に配置されても良い。駆動ICチップICは、表示ドライバICと見做すことが可 能であり、制御モジュールCMはタイミング制御装置TCONと見做すことが可能である 。図1の制御回路CTRは、表示ドライバICまたはタイミング制御装置TCONと見做 すことが可能である。図1の検出部FDUは、駆動ICチップICの内部、または、制御 モジュールCMの内部に設けることも可能である。また、制御モジュールCMをホストと され、タイミング制御装置TCONと図1の制御回路CTRは表示ドライバICに内蔵す ることも可能である。また、制御モジュールCMをホストとされ、少なくともタイミング 制御装置TCONと図1の制御回路CTRのいずれかは表示ドライバICとは別体とする ことも可能である。

【 0 0 2 7 】

図3は、実施の形態に係る表示装置DSPの要部の構成の一例を示す図である。なお、 図3には、複数の表示画素PX、複数のソース線やソースドライバSD等は、図面の簡素 のため、描かれていない。

【0028】

図1で説明された様に、複数のゲート線G(G1、G2、G3、・・・、GN)のおの おのの一方の端部E1はゲートドライバGDの出力部と電気的に接続されている。複数の ゲート線G(G1、G2、G3、・・・、GN)のおのおのの他方の端部E2は、OR回 路ORの複数の入力にそれぞれ接続される。尚、図3およびその他の図面において回路上 の論理がNORの場合もここでは広義のOR回路と表現する。図3には、代表として、ゲ ート線G1の一方の端部E1とゲート線G1の他方の端部E2とのみが描かれているが、 他のゲート線G2-GNも同様に、一方の端部E1と他方の端部E2とを有する。 【0029】

OR回路ORは、複数のNチャネル型MOSトランジスタMT1-MTnを含み、複数 のNチャネル型MOSトランジスタMT1-MTnの複数のゲート電極のおのおのは、対応するゲート線G(G1-GN)にそれぞれ接続される。複数のNチャネル型MOSトラ ンジスタMT1-MTnの複数のゲート電極は、OR回路ORの入力と見做すことが出来 る。複数のNチャネル型MOSトランジスタMT1-MTnのドレインは、配線L1に接 続される。配線L1は、抵抗素子R1を介して、電源電位である第1参照電位VDDに接 続される。複数のNチャネル型MOSトランジスタMT1-MTnのソースのおのおのは 、接地電位である第2参照電位VSSに接続される。つまり、複数のNチャネル型MOS トランジスタMT1-MTnは、オープンドレイン型のワイヤードOR回路を構成してN る。配線L1はOR回路ORの出力Aとされ、OR回路ORの出力Aは検出部FDUの第 1カウンタ回路COU1の入力に接続される。

[0030]

複数のゲート線G(G1、G2、G3、・・・、GN)が順次走査される場合、複数の ゲート線Gの内の1つゲート線がロウレベルの様な非選択レベルからハイレベルの様な選 択レベルへと遷移し、その後、選択レベルから非選択レベルへ遷移する。例えば、ゲート 線G1が走査された場合を説明する。ゲート線G1がロウレベルの様な非選択レベルから ハイレベルの様な選択レベルへ遷移すると、ゲート線G1に接続されたNチャネル型MO SトランジスタMT1がオン状態となるので、配線L1の電位は、VDDの様なハイレベ ルからVSSの様なロウレベルへ変化する。したがって、OR回路ORの出力Aはロウレ ベルになる。次に、ゲート線G1が選択レベルからロウレベルの様な非選択レベルへ遷移 すると、ゲート線G1に接続されたNチャネル型MOSトランジスタMT1がオフ状態と なるので、配線L1の電位は、VSSの様なロウレベルからVDDの様なハイレベルへ変 化する。したがって、OR回路ORの出力Aはハイレベルになる。つまり、複数のゲート 線Gの断線やゲートドライバGDの故障・機能不全などの無い正常な状態において、OR

20

回路ORの出力Aは、1本のゲート線が選択レベル/非選択レベルとされると、それにと もなって、ロウレベル/ハイレベルと変化する。この変化の回数は、走査されるゲート線 の本数に対応することになる。一方、複数のゲート線Gの断線やゲートドライバGDの故 障・機能不全などのある正常でない異常な状態において、複数のゲート線Gのうちの1ま た複数のゲート線は選択レベルとされない事となるので、OR回路ORの出力Aのロウレ ベル/ハイレベルの変化の回数は、複数のゲート線Gの本数より、少なくなる。尚、複数 のゲート線を順次駆動するときワイヤードOR回路の出力に接続されている配線L1の電 位が連続してロウレベル(L)とならないように、1つのゲート線を駆動しているときは OR回路に接続されている残りの全てのゲート線の電位はロウレベルのような非選択レベ ルとし、1つのゲート線のレベルが非選択レベル 選択レベル 非選択レベルと推移した 後に次に駆動するゲート線のレベルを選択レベルに推移させる。

【0031】

検出部FDUは、OR回路ORの出力Aとフレーム同期信号FLMとが入力された第1 カウンタ回路COU1と、第1カウンタ回路COU1のカウント出力Cを入力される第1 比較回路COMP1と、を含む。

[0032]

第1カウンタ回路COU1は、フレーム同期信号FLMのロウレベルからハイレベルへの遷移に応答して、そのカウント値Cがゼロヘリセットされ、複数のゲート線G1-GNのあのおののオン電圧からオフ電圧への遷移の回数をカウントすることとなる。すなわち、第1カウンタ回路COU1は、ゲート線が選択レベル(ハイレベル)から非選択レベル (ロウレベル)へ遷移する遷移回数を計数することになる。尚、第1カウンタ回路COU 1は、ゲート線が非選択レベル(ロウレベル)から選択レベル(ハイレベル)へ遷移する 遷移回数を計数するようにしてもよい。

【 0 0 3 3 】

第1比較回路COMP1は、第1カウンタ回路COU1のカウント値Cと複数のゲート 線G1-GNの本数Nとを比較する監視回路である。ゲート線の本数(N)は、例えば、 駆動ICチップIC(表示ドライバIC)の内部に設けられた表示ライン数設定レジスタ LNREGに設定された表示ラインの値(N)を、第1比較回路COMP1に入力するこ とにより、得ることが可能である。第1比較回路COMP1は、カウンタ回路COU1に よりカウントされた回数(C)が、複数のゲート線Gの本数(N)と一致するか否かにを 監視する。カウント回数Cが複数のゲート線Gの本数(N)と一致する場合、正常と判断 する。一方、カウント回数が複数のゲート線Gの本数(N)と一致しない場合、異常と判 断する。異常と判断した場合、検出部FDUは異常を検出したことを示す出力信号OUT を出力する。

【0034】

例えば、複数のゲート線G1-GNが500本の場合を考えると、1フレームの表示期間において、複数のゲート線G1-GNのおのおのは1回ハイレベルにされ、その後、ロウレベルにされる。したがって、複数のゲート線G1-GNに断線が無く、ゲートドライバGDに故障・機能不全などの無い正常な場合、第1カウンタ回路COU1のカウント値Cは、500となる。第1比較回路COMP1は、複数のゲート線Gの本数(N=500)と第1カウンタ回路COU1のカウント値(C=500)とを比較する。この場合、両者が一致するので、正常と判断する。

【0035】

一方、複数のゲート線G1 - GN内の1本または複数本に断線が存在する場合、あるい は、ゲートドライバGDに故障・機能不全が存在するような正常でない異常な状態の場合 、第1カウンタ回路COU1のカウント値Cは、500よりも少ない数値(<500)と なる。第1比較回路COMP1は、複数のゲート線Gの本数(N=500)と第1カウン タ回路COU1のカウント値(C<500)とを比較する。この場合、両者は一致しない ので、異常と判断し、検出部FDUは異常を検出したことを示す出力信号OUTを出力す る。

30

20

10

(8)

[0036]

これにより、複数のゲート線Gの断線やゲートドライバGDの故障・機能不全などの正 常でない異常な状態や不具合を検出することが可能となる。

【 0 0 3 7 】

図4は、実施の形態に係る表示装置DSPの要部の構成の他の一例を示す図である。図 4に示されるOR回路ORaにおいて、複数のゲート線G(G1、G2、G3、・・・、 G N)の内の奇数番目のゲート線G1、G3、G5、・・・、GN-1は、複数のNチャ ネル型MOSトランジスタMT1-MTnのうちの奇数番目のNチャネル型MOSトラン ジスタMT1、MT3、MT5、・・・、MTn-1のゲートに、それぞれ接続される。 奇数番目のNチャネル型MOSトランジスタMT1、MT3、MT5、・・・、MTn-1のドレインは配線L11に接続される。配線L11は抵抗素子R1を介して電源電位V DDに接続されて、第1のワイヤードOR回路OR1(または、第1OR回路OR1)の 出力Aを構成している。また、複数のゲート線G(G1、G2、G3、・・・、GN)の 内の偶数番目のゲート線G2、G4、G6、・・・、GNは、複数のNチャネル型MOS トランジスタMT1-MTnのうちの偶数番目のNチャネル型MOSトランジスタMT2 、MT4、MT6、・・・、MTnのゲートにそれぞれ接続される。偶数番目のNチャネ ル型MOSトランジスタMT2、MT4、MT6、・・・、MTnのドレインは配線L1 2に接続される。配線L12は抵抗素子R2を介して電源電位VDDに接続されて、第2 のワイヤードOR回路OR2(または、第2OR回路OR2)の出力Bを構成している。 [0038]

検出部 F D U 1 は、カウンタ回路 C O U を有し、カウンタ回路 C O U は、第1 O R 回路 O R 1 の出力 A と、第2 O R 回路 O R 2 の出力 B と、を入力される。

【0039】

カウンタ回路COUは、第1OR回路OR1の出力Aを入力される第1カウンタ回路COU1と、第2OR回路OR2の出力Bを入力される第2カウンタ回路COU2と、を含む。第1カウンタ回路COU1および第2カウンタ回路COU2は、図3と同様に、フレーム同期信号FLMのハイレベルからロウレベルへの遷移に応答して、カウント値Cおよびカウント値Dがゼロへリセットされる。第1カウンタ回路COU1は、奇数番目のゲート線G1、G3、G5、・・・、GN-1のおのおののオン電圧からオフ電圧への遷移の回数をカウントする。第2カウンタ回路COU2は、偶数番目のゲート線G2、G4、G6、・・・、GNのおのおののオン電圧からオフ電圧への遷移の回数をカウントする。

検出部 F D U 1 は、また、第 1 カウンタ回路 C O U 1 のカウント値 C が入力される第 1 比較回路 C O M P 1 と、第 2 カウンタ回路 C O U 2 のカウント値 D が入力される第 2 比較 回路 C O M P 2 と、を含む。

【0041】

第1比較回路COMP1は、複数のゲート線G(G1、G2、G3、・・・、GN)の本数(N)の半分(N/2)と、第1カウンタ回路COU1のカウント値Cとを比較する 監視回路である。第1比較回路COMP1は、第1カウンタ回路COU1のカウント回数 Cがゲート線Gの本数(N)の半分(N/2)と一致する場合、正常と判断する。一方、 カウント回数Cが複数のゲート線Gの本数(N)の半分(N/2)と一致しない場合、異常と判断し、異常を示す比較結果Eを出力する。

【0042】

第2比較回路COMP2は、複数のゲート線G(G1、G2、G3、・・・、GN)の 本数(N)の半分(N/2)と、第2カウンタ回路COU2のカウント値Dとを、比較す る比較する監視回路である。第2比較回路COMP2は、第2カウンタ回路COU2のカ ウント回数Dがゲート線Gの本数(N)の半分(N/2)と一致する場合、正常と判断す る。一方、カウント回数Dが複数のゲート線Gの本数(N)の半分(N/2)と一致しな い場合、異常と判断し、異常を示す比較結果Fを出力する。 【0043】 10

20

例えば、ゲート線Gの本数を500(N=500)とした場合、第1カウンタ回路COU1のカウント回数Cおよび第2カウンタ回路COU2のカウント回数Dは、250(C=250,D=250)である。

【0044】

検出部 F D U 1 は、また、第 1 比較回路 C O M P 1 の比較結果 E と、第 2 比較回路 C O M P 2 の比較結果 F とが入力される第 3 O R 回路 O R 3 を含む。第 3 O R 回路 O R 3 は、 比較結果 E または比較結果 F の入力に従って、異常を検出したことを示す出力信号 O U T を出力する。

【0045】

図4において、配線L11や配線L12に接続されるNチャネル型MOSトランジスタの数は、図3に示される配線L1に接続されるNチャネル型MOSトランジスタの数より、少ない。したがって、配線L11や配線L12の負荷容量は、配線L1のそれに比べて、小さいので、配線L1、配線L11、配線L12に接続される各Nチャネル型MOSトランジスタの駆動能力が同じとした場合、配線L11や配線L12の信号レベルの遷移の速度を同じとした場合、配線L11や配線L12に接続される各Nチャネル型MOSトランジスタの駆動能力は、配線L11や配線L12に接続される各Nチャネル型MOSトランジスタの駆動能力は、配線L11に接続される各Nチャネル型MOSトランジスタのやれより、小さくできる。そのため、配線L11や配線L12に接続される各Nチャネル型MOSトランジスタのサイズを小さくできるので、各Nチャネル型MOSトランジスタのレイアウト面積を低減することができる

[0046]

図5は、図4の表示装置DSPの通常時の動作を説明するタイミング図である。

【0047】

時刻 t 0 において、フレーム同期信号 F L Mがハイレベルとなり、第1および第2カウンタC O U 1 , C O U 2 のカウント値 C 、 D がゼロに初期化される。その後、フレーム同期信号 F L M がハイレベルからロウレベルへ遷移する。

【0048】

時刻 t 1 にゲート線G 1 がハイレベルとなり、その後、ロウレベルとなるので、第10 R 回路O R 1 の出力 A は、ハイレベルのプリチャージレベルからロウレベルとなりその後 ハイレベルとなる。したがって、第1カウント回路C O U 1 のカウント値 C は、1となる 。一方、ゲート線G 1 がロウレベルとなると、ゲート線G 2 がハイレベルとなり、その後 、時刻 t 2 でロウレベルへ遷移する。ゲート線G 2 がハイレベルからロウレベルへ遷移に するので、第2 O R 回路O R 2 の出力 B は、ハイレベルのプリチャージレベルからロウレ ベルとなりその後ハイレベルとなる。したがって、第2カウント回路C O U 2 のカウント 値 D は、1となる。

[0049]

時刻 t 2 から時刻 t n において、上記と同様に、順次、ゲート線G 3、G 4、・・・、 G N が走査されて、第1カウンタ回路COU1のカウント値CがN/2、第2カウンタ回 路COU2のカウント値CがN/2となる。時刻 t n において、第1および第2比較回路 COMP1、COMP2は、カウント値Cおよびカウント値Dは共に、N/2であるため 、正常と判断し、第1および第2比較回路COMP1、COMP2の比較結果E、Fは共 にロウレベル(low)を維持し、第3OR回路OR3の検出結果OUTも、正常を示す ロウレベル(low)を維持する。

[0050]

時刻 t n + 1 において、フレーム同期信号 F L Mがハイレベルとなり、第1および第2 カウンタCOU1、COU2のカウント値C、Dがゼロに初期化される。その後、フレー ム同期信号 F L Mがハイレベルからロウレベルへ遷移する。その後、前記同様に、ゲート 線G1、G2が順次走査されることになる。

【0051】

40

10

20

10

20

30

40

図6は、図4の表示装置DSPの異常時の動作を説明するタイミング図である。図6と 図5との違いは、図6において、時刻tn-3から時刻tn-2において、第2OR回路 OR2の出力Bがロウレベルを維持している部分である。これは、時刻tn-3から時刻 tn-2において、本来選択されるべきゲート線がハイレベルの様な選択状態にされなか ったことを意味するので、ゲート線の断線やゲートドライバGDの故障・機能不全などの 正常でない異常な状態や不具合があるものと推測される。この結果、時刻tnにおいて、 第2カウンタ回路COU2のカウント値DがN/2-1の様に、N/2より小さな値とな る。これにより、時刻tn+1と時刻tn+2の間において、第2比較回路COMP2の 比較結果Fがロウレベルからハイレベルへ遷移し、第3OR回路OR3の検出結果OUT も、ロウレベルから、異常を示すハイレベルへ遷移する。

【0052】

このように、ゲート線の断線やゲートドライバGDの故障・機能不全などの正常でない 異常な状態や不具合が検出回路FDU1により検出することが出来る。 【0053】

図7は、実施の形態に係る表示装置DSPを含む表示システムの構成を概略的に示す図である。図7(A)は表示装置DSPを含む表示システムSYSの構成を概略的に示す図であり、図7(B)はホストプロセッサHOSTの動作を説明する図である。 【0054】

図7(A)に示されるように、表示システムSYSは、ホストプロセッサHOSTと表示装置DSPとを含む。ホストプロセッサHOSTは、表示装置DSPに対して、電源電位VDD、VSS等の電源PSの供給制御および表示データDDの供給制御を行うことが可能である。表示装置DSPは、図1、図3、図4に示される様に、検出部FDU(またはFUD1)を有する。検出部FDU(またはFUD1)からの異常を検出したことを示す出力信号OUTは、ホストプロセッサHOSTへ供給される。

【 0 0 5 5 】

出力信号OUTを受領したホストプロセッサHOSTは、図7(B)に示されるように、1回目の異常検出を受けると、表示装置DSPへの電源PSおよび表示データDDの供給を、一旦、遮断および停止する。所定時間経過後、ホストプロセッサHOSTは、再度、電源PSおよび表示データDDの供給を開始するが、2回目の異常検出を受けると、異常状態が再発したと判断し、表示装置DSPへの電源PSおよび表示データDDの供給を、遮断および停止などの故障処置を行う。

[0056]

図 8 は、図 7 の表示システムにおける判断フローを説明する図である。図 8 において、 ステップ S 2 の異常検出は、ホストプロセッサ H O S T が検出部 F D U (または F U D 1) からの異常を検出したことを示す出力信号 O U T を受信したか否かである。 【 0 0 5 7 】

ステップS1において、表示装置DSPは、フレーム毎に異常検出の動作を実施する。 【0058】

ステップS2において、表示装置DSPは、フレーム毎に異常が検出されたか否かを判断する。異常が検出されない場合(No)は、ステップS1へ戻って、再度、フレーム毎に異常検出の動作が実施される。一方、異常が検出された場合(Yes)、ホストプロセッサHOSTは、異常検出の回数が所定回数(図7の場合およびこの例では、2回)に達したか否かを判断する。所定回数に達していない場合(No)、ステップS4へ移行する。

[0059]

ステップS4では、ホストプロセッサHOSTは、表示装置DSPへの電源SPの供給 を遮断し、また、表示装置DSPへの表示データDDの供給を停止して、スッテプ5へ移 行する。

[0060]

ステップ5では、ホストプロセッサHOSTは、所定時間の経過の後、表示装置DSP 50

への電源 S P の供給を開始し、また、表示装置 D S P への表示データ D D の供給を開始す る。その後、ステップ S 1 へ遷移し、表示装置 D S P では、フレーム毎に異常検出の動作 が実施されることになる。

(11)

【0061】

ステップS6において、異常検出の回数が所定回数(2回)に達した為、ホストプロセッサHOSTは、表示装置DSPの異常が再発したと判断し、故障処置を実施する。この 故障処置は、アラーム信号の発生、表示装置DSPへの電源SPの常時遮断、車載表示パ ネルに設けられた警告灯の点灯表示、または、自動車の内部に設けられた不揮発メモリへ の故障情報の格納等のすくなくとも1つの処理を行う。

[0062]

なお、所定回数は、2回に限定されるわけではなく、3回や4回でもよい。ただし、あ まり回数を多くすると、異常発生に対する故障処置の実施が遅れてしまうので、注意する 必要がある。

【0063】

図9は、実施の形態に係る表示装置DSPの要部の構成のさらに他の一例を示す図であ る。図9に示される表示装置DSPは、図4に示された表示装置DSPの変形例であり、 検出部FDU1が、故障位置判定機能を有する検出部FDU2へ変更されている。また、 この変更に伴い、ゲートドライバGDが第1ゲートドライバGD1と第2ゲートドライバ GD2とに変更されている。他の構成は、図4と同じである。

【0064】

第1ゲートドライバGD1は、ゲート線G1-G6に接続される。第2ゲートドライバ GD2は、この例では、ゲート線G7-GNに接続されている。ただし、第1ゲートドラ イバGD1および第2ゲートドライバGD2に接続されるゲート線は、これに限定される わけではなく、変更可能である。

[0065]

検出部FDU2は、故障位置判定機能を有しており、この故障位置判定機能の実現を可能とするため、比較回路COMP1、COMP2が削除される代わりに、周波数監視回路 FMON1、FMON2、および、位置判定回路LDET1およびLDET2が新たに設けられる。

[0066]

第1および第2周波数監視回路FMON1、FMON2は、例えば、タイミング制御装置TCONから供給されるドットクロックDotCLKを受けるようにされている。 【0067】

第1周波数監視回路FMON1は、第10R回路OR1の出力Aのロウレベルへの遷移 と次のロウレベルへの遷移との間のドットクロックDotCLKの数を計測するカウンタ 回路を含み、出力Aのロウレベルへの遷移間の周期を監視する。同様、第2周波数監視回 路FMON2は、第20R回路OR2の出力Bのロウレベルへの遷移と次のロウレベルへ の遷移との間のドットクロックDotCLKの数を計測するカウンタ回路を含み、出力B のロウレベルへの遷移間の周期を監視する。第1周波数監視回路FMON1の検出結果I と第2周波数監視回路FMON2の検出結果」とは、第1周波数監視回路FMON1と第 2周波数監視回路FMON2のそれぞれのカウンタ回路において、オーバーフローOVF が発生したいか否を示すものである。

【0068】

第1位置判定回路LDET1は、第1カウンタ回路COU1の出力Cと第1周波数監視 回路FMON1の検出結果Iとに従って、異常のあるゲート線の位置を特定する機能を有 する。第1位置判定回路LDET1は、オーバーフローOVFの発生を示す検出結果Iの 入力に従って、その時点での第1カウンタ回路COU1のカウント値を、第1カウンタ回 路COU1の出力Cとして取り込むと共に、出力Cを検出結果Kとしてタイミング制御装 置TCONへ出力する。

【0069】

40

20

30

第2位置判定回路LDET2は、第2カウンタ回路COU2の出力Dと第2周波数監視 回路FMON2の検出結果」とに従って、異常のあるゲート線の位置を特定する機能を有 する。

第1位置判定回路LDET2は、オーバーフローOVFの発生を示す検出結果Jの入力 に従って、その時点での第2カウンタ回路COU2のカウント値を、第2カウンタ回路C OU2の出力Dとして取り込むと共に、出力Dを検出結果Lとしてタイミング制御装置T CONへ出力する。

 $\begin{bmatrix} 0 & 0 & 7 & 1 \end{bmatrix}$

タイミング制御装置TCONは、検出結果K、Lに従って、第1ゲートドライバGD1 と第2ゲートドライバGD2の動作を制御する。すなわち、タイミング制御装置TCON は、検出結果 K によって異常を通知された場合、次回のフレーム表示動作において、第1 ゲートドライバGD1を用いた表示動作を停止し、第2ゲートドライバGD2のみを利用 した表示動作へ移行する。逆に、タイミング制御装置TCONは、検出結果Lによって異 常を通知された場合、次回のフレーム表示動作において、第2ゲートドライバGD2を用 いた表示動作を停止し、第1ゲートドライバGD1のみを利用した表示動作へ移行する。

【0072】

このように、図9に示される表示装置DSPにおいて、異常と検出されたゲート線を駆 動するゲートドライバ(GD1)の動作を停止し、それ以外のゲートドライバ(GD2) を利用した表示動作へ移行することが可能になる。

図10は、図9の表示装置DSPの通常時の動作を説明するタイミング図である。図1 1は、図9の表示装置DSPの異常時の動作を説明するタイミング図である。図10およ び図11では、例示的に、第10R回路0R1の出力A、第1カウンタ回路C0U1の出 力C、第1周波数監視回路FMON1の検出結果I、および、第1位置判定回路LDET 1の検出出力Kについて、描かれている。

[0074]

図10を参照して、表示装置DSPの通常時の動作を説明する。

[0075]

時刻t0において、フレーム同期信号FLMがハイレベルとなり、第1および第2カウ ンタCOU1のカウント値Cがゼロに初期化される。その後、フレーム同期信号FLMが ハイレベルからロウレベルへ遷移する。

[0076]

時刻
t1にゲート線G1がハイレベルとなり、その後、ロウレベルとなるので、第10 R回路OR1の出力Aは、ハイレベルのプリチャージレベルからロウレベルとなりその後 ハイレベルとなる。したがって、第1カウント回路COU1のカウント値Cは、1となる

第1周波数監視回路FMON1は、第1OR回路OR1の出力Aの時刻t1の立ち下が りと、時刻t2の立ち下がりの間の期間において、ドットクロックDotCLKの数を計 数することで、第10R回路OR1の出力Aの立ち下がりの周期を計測する。第1周波数 監視回路FMON1のカウント値は、第1OR回路OR1の出力Aの時刻t1の立ち下が りにより、ゼロヘリセットされると共に、第1周波数監視回路FMON1は計測動作を開 始する。また、第1周波数監視回路FMON1のカウント値は、第1OR回路OR1の出 力Aの時刻t2の立ち下がりにより、ゼロヘリセットされると共に、第1周波数監視回路 FMON1は計測動作を開始する。

時刻
t
2
から時刻
t
n
において、
同様に、
第
1
0
R
回路
0
R
1
の
出
力
A
は
ロ
ウ
レベル
と ハイレベルとの間を順次遷移するので、第1カウント回路COU1のカウント値Cは、2 、3、4と順次N/2まで計測することになる。一方、第1周波数監視回路FMON1も 10

、時刻 t 2 - 時刻 t 3、時刻 t 3 - 時刻 t 4、時刻 t 4 - 時刻 t 5、時刻 t 5 - 時刻 t 6 等のおのおのの期間において、ドットクロックDotCLKの数を計数している。なお、 図11では、図面の簡素可能ため、代表的に、時刻 t 1 - 時刻 t 2の期間における第1周 波数監視回路FMON1の計測動作のみを描いている。第1周波数監視回路FMON1の 検出結果Iは、第1周波数監視回路FMON1内のカウンタ回路のカウント値がオーバー フローOVFしないため、発生しない。第1位置判定回路LDET1の検出出力Kは、異 常がないため、例えば、ロウレベルの様な異常がない旨を示すレベルとされている。 【0079】

図11を参照して、図9の表示装置DSPの異常時の動作を説明する。図11には、動 作中のゲートドライバを示すOGDが記載されている。

【 0 0 8 0 】

図11では、時刻t3と時刻t4との間の期間において、第10R回路OR1の出力A がロウレベルへ遷移せず、ハイレベルを維持した異常な状態を示している。この場合、第 1周波数監視回路FMON1は、時刻t2における出力信号Aのロウレベルへの立ち上が りに同期して計測動作を開始するが、時刻t3に時点において出力信号Aのロウレベルへ の遷移が無く、ハイレベルを維持するため、時刻t3において、第1周波数監視回路FM ON1内のカウンタ回路のカウント値のゼロへのリセットが行われない。このため、第1 周波数監視回路FMON1のカウント値は、時刻t3を過ぎた時点で、オーバーフローO VFとなる。このため、第1周波数監視回路FMON1の検出結果IはオーバーフローO VFが発生したことを示す値となる。

【0081】

第1位置判定回路LDET1は、第1周波数監視回路FMON1の検出結果Iの発生時 点の第1カウント回路COU1のカウント値(2)を、第1カウンタ回路COU1の出力 Cとして取り込むと共に、出力Cを検出結果K(K=2)としてタイミング制御装置TC ONへ出力する。タイミング制御装置TCONは、検出結果K(K=2)の入力に基づき 、ゲート線G3の断線、または、第1ゲートドライバGD1におけるゲート線G3の駆動 回路の故障と判断し、次回のフレーム表示において第1ゲートドライバGD1の表示動作 を停止させる制御を行う。

【0082】

したがって、動作中のゲートドライバを示すOGDに示されるように、時刻tn+1以降の表示動作において、第1ゲートドライバGD1を利用せず、第2ゲートドライバGD 2を利用した表示動作が行われる。

【0083】

なお、図9では、第1ゲートドライバGD1と第2ゲートドライバGD2との2つのゲ ートドライバを設けた例を示したが、例えば、6本のゲート線毎にゲートドライバを設け る様にしても良い。このように、多くのゲートドライバを設けることにより、異常の検出 されたゲート線を含む狭い表示領域のみを非表示とすることで、より多くゲート線を利用 した広い表示領域に対する表示動作を行うことが可能な表示装置を提供できる。 【0084】

また、図9では表示領域DAの分割領域毎(例えば向かって上側と下側)に対応して第 1ゲートドライバGD1と第2ゲートドライバGD2を配置しているが、第1ゲートドラ イバGD1を奇数列、偶数列の一方に対応させ、第2ゲートドライバGD1を奇数列、偶 数列の他方に対応させるような構成にしてもよい。このような構成にすることで異常が検 出されたゲート線に対応した表示動作を停止させても画面全体を表示させることが可能に なる。

【0085】

また、図9では、第1ゲートドライバGD1と第2ゲートドライバGD2との2つのゲ ートドライバを設けた例を示したが、故障と判断されたゲート線を駆動する単位駆動回路 の選択動作のみを跳び越すような制御機能をゲートドライバに設けることで、1つのゲー トドライバで同様な制御を行うことも可能である。

20

10

30

[0086]

また、図9では、第1周波数監視回路FMON1や第2周波数監視回路FMON2は、 第10R回路OR1の出力Aや第2OR回路OR2の出力Bのロウレベルへの遷移と次の ロウレベルへの遷移との間のドットクロックDotCLKの数を計測するとしたが、出力 Aや出力Bのハイレベルへの遷移と次のハイレベルへの遷移との間のドットクロックDo tCLKの数を計測する様に変更しても良い。この場合、第1周波数監視回路FMON1 は、インバータを介して、出力Aを入力される様に変更し、第2周波数監視回路FMON 2は、インバータを介して、出力Bを入力される様に変更すればよい。

【0087】

図12は、実施の形態に係る表示装置DSPの他の構成例を説明する図である。図12 に示される表示装置DSPは、図4の表示装置DSPの変形例である。図12においては 、分割された表示領域DA1、DA2ごとに、図4に示されるOR回路ORaおよび検出 部FDU1が設けられている。このように構成することで、異常のある表示領域を特定し 、異常のある表示領域を避けて、異常のない表示領域を用いた部分的な表示を行うことが 可能になる。

[0088]

図12において、表示領域DAが第1表示領域DA1と第2表示領域DA2とに分割される。この変更に伴い、第1表示領域DA1に設けられた第1ゲート線群G_1の各ゲート線の一方の端部E1は第1ゲートドライバGD1に接続され、第2表示領域DA2に設けられた第2ゲート線群G_2の各ゲート線の一方の端部E1は第2ゲートドライバGD2に接続される。

20

30

40

10

【0089】
 第1ゲート線群G_1に含まれる各ゲート線の他方の端部E2は第1OR回路ORa_
 1に接続され、第1OR回路ORa_1は第1検出部FDU1_1に接続される。第2ゲート線群G_2に含まれる各ゲート線の他方の端部E2は第2OR回路ORa_2に接続され、第2OR回路ORa_2は第2検出部FDU1_2に接続される。

[0090]

第1および第2検出部FDU1_1、FDU_2の出力OUT1、OUT2は、タイミング制御回路TCONに入力され、タイミング制御回路TCONは第1および第2ゲートドライバGD1、GD2のおのおのへ制御信号CN1,CN2を出力する。 【0091】

第1および第2OR回路ORa_1、ORa_2のおのおのは、図4のOR回路ORa と同一の構成とされており、また、第1および第2検出部FDU1_1、FDU_2のお のおのは図4の検出部FDU1と同一の構成とされている。

【0092】

以上の構成によれば、タイミング制御回路TCONが第1検出部FDU1_1から異常 を示す出力OUT1を入力された場合、第1ゲートドライバGD1へ動作を停止する旨を 示す制御信号CN1を送付できる。これにより、次フレームの表示動作では、第2ゲート ドライバGD2のみを利用した表示動作が可能である。また、タイミング制御回路TCO Nが第2検出部FDU1_2から異常を示す出力OUT2を入力された場合、第2ゲート ドライバGD2へ動作を停止する旨を示す制御信号CN2を送付できる。これにより、次 フレームの表示動作では、第1ゲートドライバGD1のみを利用した表示動作が可能であ る。

【 0 0 9 3 】

図13は、図12の表示装置DSPの通常時の動作を説明するタイミング図である。フレーム同期信号FLMは、時刻t0と時刻tn+1とにおいて、ハイレベルに遷移して、活性化するものとする。また、動作中のゲートドライバを示すOGDは、時刻t0から第 1ゲートドライバGD1を用いた表示動作が行われ、時刻ti+1から第2ゲートドライ バGD2を用いた表示動作が行われ、時刻tn+1から第1ゲートドライバGD1を用い た次フレームの表示動作が行われる。図13では、故障の無い通常の動作を示している為

10

20

30

40

、第1検出部FDU1_1の出力OUT1および第2検出部FDU1_2の出力OUT2 は、共に、故障の無い状態を示すロウレベルとされている。

【0094】

図14は、図12の表示装置DSPの異常時の動作を説明するタイミング図である。図 13と図14との違いは、時刻t3において、第1検出部FDU1_1の出力OUT1が 異常のあることを示す旨のハイレベルへ変化していることである。つまり、第1表示領域 DA1において、ゲート線または第1ゲートドライバGD1に故障のあることが検出され たことを示している。したがって、時刻tn+1から始まる次フレームの表示動作におい て、第1ゲートドライバGD1がタイミング制御回路TCONからの制御信号CN1によ り停止状態とされ、第2ゲートドライバGD2を用いた第2表示領域DA2のみの表示動 作へ移行する。

【0095】

図12-図14の構成によれば、タイミング制御回路TCONが第1検出部FDU1_ 1から異常を示す出力OUT1を入力された場合、第1ゲートドライバGD1へ動作を停 止する旨を示す制御信号CN1を送付できる。これにより、次フレームの表示動作では、 第2ゲートドライバGD2のみを利用した表示動作が可能である。また、タイミング制御 回路TCONが第2検出部FDU1_2から異常を示す出力OUT2を入力された場合、 第2ゲートドライバGD2へ動作を停止する旨を示す制御信号CN2を送付できる。これ により、次フレームの表示動作では、第1ゲートドライバGD1のみを利用した表示動作 が可能である。

【0096】

図15は、実施の形態に係る表示装置DSPのさらに他の構成例を説明する図である。 図15は、図4の変形例であり、図4のゲートドライバGDが、図15では、表示領域D Aの左右に分かれ、左側ゲートドライバGD-Lおよび右側ゲートドライバGD-Rとし て配置されている。左側ゲートドライバGD-Lには、奇数番目のゲート線G1、G3、 ・・、GN-1の一方の端部E1が接続されている。一方、右側ゲートドライバGD-Rには、偶数番目のゲート線G2、G4、・・、GNの一方の端部E1が接続されてい る。

【0097】

奇数番目のゲート線G1、G3、・・・、GN - 1の他方の端部E2には、第1OR回 路OR1の入力が接続されている。第1OR回路OR1は、図4の第1OR回路OR1と 同じ構成であるので、説明は省略する。また、偶数番目のゲート線G2、G4、・・・、 GNの他方の端部E2は、第2OR回路OR2の入力が接続されている。第2OR回路O R2は、図4の第2OR回路OR2と同じであるので、説明は省略する。

【0098】

第10R回路OR1の出力Aは、第1カウンタCOU1に接続され、第1カウンタCOU1の出力は、第1比較回路COMP1に接続される。また、第20R回路OR2の出力Bは、第2カウンタCOU2に接続され、第2カウンタCOU2の出力は、第2比較回路COMP2に接続される。第1比較回路COMP1の出力Eおよび第2比較回路COMP2の出力Fは、第30R回路OR3の入力に接続され、第30R回路OR3の出力から出力信号OUTが出力される。

【0099】

これにより、左側ゲートドライバGD-Lに、第2OR回路OR2を集積化した構成と することが出来る。また、右側ゲートドライバGD-Rに、第1OR回路OR1を集積化 した構成とすることが出来る。つまり、左側ゲートドライバGD-Lと第2OR回路OR 2とを、左側ゲートドライバGDOR1と見做すことも可能である。また、右側ゲートド ライバGD-Rと第1OR回路OR12とを、右側ゲートドライバGDOR2と見做すこ とも可能である。

[0100]

第1カウンタ回路COU1および第1比較回路COMP1は、左側ゲートドライバGD 50

OR1内に集積化して形成しても良い。また、第2カウンタ回路COU2および第2比較 回路COMP2は、右側ゲートドライバGDOR2内に集積化して形成しても良い。第3 OR回路OR3は、左側ゲートドライバGDOR1と右側ゲートドライバGDOR2との いずれか一方に集積化しても良い。また、第1カウンタ回路COU1、第1比較回路CO MP1、第2カウンタ回路COU2、第2比較回路COMP2および第3OR回路OR3 は、図2に示される駆動ICチップICの内部、または、制御モジュールCMの内部に設 けることも可能である。

【0101】

また、図15においても9に示したような故障位置判定機能を有する検出部FDU2を 用いて故障が発生したゲートに対応するゲート駆動回路および表示動作を停止することが できる。

【0102】

本発明の実施の形態として上述のとおりOR回路はN型MOSトランジスタで構成して いるが、P型MOSトランジスタを用いP型MOSトランジスタのソース側を高電位側の 電源に接続し、ドレイン側と低電位側の電源の間に抵抗を接続し、ドレインをOR回路の 出力とする構成をとることも可能であり、その他のOR回路構成をとることも可能である

【0103】

本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。例えば、液晶表示装置以外に有機 EL(OLED)表示装置、およびその他の表示装置も本発明に属する。

[0104]

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得る ものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される 。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設 計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明 の要旨を備えている限り、本発明の範囲に含まれる。

【0105】

また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細 書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本 発明によりもたらされるものと解される。

[0106]

上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形 成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよ い。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

【符号の説明】

【0107】

DSP:表示装置、PNL 表示パネル、DA:表示部、NDA:周辺領域、G:ゲート線、 S:ソース線、GD:ゲートドライバ、SD:ソースドライバ、OR:OR回路、FDU:検出部、COU:カウンタ回路

20



【図2】





【図3】





















図8



【図10】

図10



【図11】

図11



【図13】

図13









【図12】





【図15】



フロントページの続き					
(51)Int.Cl.	FΙ				テーマコード(参考)
		G 0 9 F	9/30	338	
		G 0 2 F	1/133	550	

Fターム(参考) 5C094 AA41 BA03 BA27 BA43 BA75 DA09 DB01 GA10 HA07 HA08