(12)公開特許公報(A)

(11) 特許出願公開番号

特開2020-101829 (P2020-101829A)

(43) 公開日 令和2年7月2日 (2020.7.2)

(51) Int.Cl.			FΙ			テー	マコート	ド (参)	考)
GO9F	9/30	(2006.01)	GO9F	9/30	338	3 K	107		
G09F	<i>9/3</i> 5	(2006.01)	GO9F	9/30	365	5 C -	094		
HO1L	29/786	(2006.01)	GO9F	9/35		5 F	110		
HO1L	21/336	(2006.01)	GO9F	9/30	340				
HO1L	51/50	(2006.01)	HO1L	29/78	618B				
			審査請知	求 有 請求功	頁の数 4 OL	(全 1	0 頁)	最終	頁に続く
(21) 出願番号		特願2020-37785 (P:	2020-37785)	(71) 出願人	502356528				
(22) 出願日		令和2年3月5日 (20)	20.3.5)		株式会社ジャ	パンディ	スプレ	イ	
(62) 分割の表示		特願2016-58455 (P:	2016-58455)		東京都港区西	新橋三丁	1日7番	1号	
		の分割		(74)代理人	110000154				
原出願日		平成28年3月23日(2016.3.23)		特許業務法人	はるか国	際特許	事務所	ŕ
				(72)発明者	丸山 哲				
					東京都港区西	新橋三丁	1日7番	1号	株式会
					社ジャパンデ	ィスプレ	イ内		
				F ターム (参	考) 3K107 AAO	1 BB01	CC33	CC45	EE04
					EE5	9 FF15	HH05		
					5C094 AA1	5 AA21	AA22	BA03	BA27
					BA4	3 CA19	DA11	DB04	FB14
					5F110 AA0	2 BB02	BB11	CC02	DD11
					GGO	1 GG02	GG13	HJ 13	HJ 14
					HM1	8 NN02	NN71	NN72	NN73
					NN7	8 QQ08			

(54) 【発明の名称】表示装置基板

(19) 日本国特許庁(JP)

(57)【要約】

【課題】薄膜トランジスタの電流バラツキを小さく、駆 動能力を高くすることを目的とする。

【解決手段】表示装置基板は、画像を表示するための表 示領域に設けられた複数の画素電極と、表示領域から表 示領域の外側にある周辺領域に至る複数層からなる回路 層と、を有する。回路層は、回路層の周辺領域に設けら れる低温ポリシリコンからなる複数の第1薄膜トランジ スタと、複数の第1薄膜トランジスタ上に積層される絶 縁膜と、絶縁膜上に回路層の表示領域に設けられる酸化 物半導体からなる複数の第2薄膜トランジスタと、回路 層の表示領域で複数の第1薄膜トランジスタと同層にあ って、低温ポリシリコンの層にイオンが注入されてなる 導電層と、を備える。導電層は、第2薄膜トランジスタ と面る位置にある。

【選択図】図4



(2)

【特許請求の範囲】

【請求項1】

画像を表示するための表示領域に設けられた複数の画素電極と、

前記表示領域から前記表示領域の外側にある周辺領域に至る複数層からなる回路層と、 を有し、

前記回路層は、

前記回路層の前記周辺領域に設けられる低温ポリシリコンからなる複数の第1薄膜トランジスタと、

前記複数の第1薄膜トランジスタ上に積層される絶縁膜と、

前記絶縁膜上に前記回路層の前記表示領域に設けられる酸化物半導体からなる複数の第 2 薄膜トランジスタと、

前記回路層の前記表示領域で前記複数の第1薄膜トランジスタと同層にあって、前記低 温ポリシリコンの層にイオンが注入されてなる導電層と、を備え、

前記導電層は、前記第2薄膜トランジスタと重なる位置にあることを特徴とする表示装置基板。

【請求項2】

請求項1に記載された表示装置基板において、

前記導電層は、前記第2薄膜トランジスタの全体に重畳する大きさを有することを特徴

- とする表示装置基板。
- 【請求項3】

請求項1または2に記載された表示装置基板において、

前記回路層は、前記表示領域に、前記導電層をキャパシタの一方の電極とし、前記導電 層と対向する位置に他方の電極となる第2導電層をさらに含み、

- 前記第2導電層は、前記第1薄膜トランジスタと同じ層位置にあって前記第2薄膜トランジスタよりも下の層位置にあることを特徴とする表示装置基板。
- 【請求項4】

請求項1から3のいずれか1項に記載された表示装置基板において、

前記表示領域に設けられる前記複数の薄膜トランジスタは、前記周辺領域の前記第1薄 膜トランジスタと同じ層位置に、前記第1薄膜トランジスタをさらに含むことを特徴とす る表示装置基板。

- 【発明の詳細な説明】
- 【技術分野】
- [0001]

本発明は、表示装置基板に関する。

【背景技術】

[0002]

表示装置は、画素ごとに対応した輝度と色度の発光で画像を表示する。例えば、マトリ クス状に配置した複数の画素電極とこれらに共通する共通電極との間に設けた有機発光層 に電流を流し発光させる。また、それぞれの画素には複数の薄膜トランジスタやコンデン サが組み合わされた画素回路がレイアウトされている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開2012-160679号公報

【発明の概要】

【発明が解決しようとする課題】

[0004]

低温ポリシリコンからなる薄膜トランジスタは、駆動能力が高いので多用されている。 シリコンは、エキシマレーザアニールで多結晶化されるが、レーザのショットバラツキが 大きく、各画素の電流バラツキを低減することができない。そのため、補正回路を設ける 10

か、あるいは、レーザを多数回照射して重ねることが必要になり、装置コストやレーザの 材料コスト等の課題がある。

【0005】

近年、薄膜トランジスタプロセスとして、酸化物半導体を使用した製造プロセスが開発 されている(特許文献1)。しかし、酸化物半導体を使用した現行の薄膜トランジスタは 、狭額縁や低消費電力等の制約条件を満たすことができない。そこで、酸化物半導体によ る薄膜トランジスタと、低温ポリシリコンによる薄膜トランジスタを混載するためのプロ セスの開発が要望されている。

[0006]

本発明は、薄膜トランジスタの電流バラツキを小さく、駆動能力を高くすることを目的 10 とする。

【課題を解決するための手段】

【 0 0 0 7 】

本発明に係る表示装置基板は、画像を表示するための表示領域に設けられた複数の画素 電極と、前記表示領域から前記表示領域の外側にある周辺領域に至る複数層からなる回路 層と、を有し、前記回路層は、前記回路層の前記周辺領域に設けられる低温ポリシリコン からなる複数の第1薄膜トランジスタと、前記複数の第1薄膜トランジスタ上に積層され る絶縁膜と、前記絶縁膜上に前記回路層の前記表示領域に設けられる酸化物半導体からな る複数の第2薄膜トランジスタと、前記回路層の前記表示領域で前記複数の第1薄膜トラ ンジスタと同層にあって、前記低温ポリシリコンの層にイオンが注入されてなる導電層と 、を備え、前記導電層は、前記第2薄膜トランジスタと重なる位置にあることを特徴とす る。

20

30

40

【図面の簡単な説明】

- [0008]
- 【図1】本発明の第1の実施形態に係る表示装置の斜視図である。
- 【図2】図1に示す表示装置のII-II線断面図である。
- 【図3】本発明の第1の実施形態に係る表示装置の回路図である。
- 【図4】第1の実施形態の回路層の詳細を示す概略図である。
- 【図5】第1の実施形態の変形例を示す図である。
- 【図6】本発明の第2の実施形態に係る表示装置の回路図である。
- 【図7】第2の実施形態の回路層の詳細を示す概略図である。
- 【発明を実施するための形態】
- [0009]
- 以下、本発明の実施形態について、図面を参照して説明する。
- [0010]

[第1の実施形態]

図1は、本発明の第1の実施形態に係る表示装置の斜視図である。表示装置として、有 機エレクトロルミネッセンス表示装置を例に挙げる。表示装置は、例えば、赤、緑及び青 からなる複数色の単位画素(サブピクセル)を組み合わせて、フルカラーの画素(ピクセ ル)を形成し、フルカラーの画像を表示するようになっている。表示装置は、例えば樹脂 からなることで柔軟性を有する第1基板10を有する。第1基板10には、画像を表示す るための素子を駆動するための集積回路チップ12が搭載され、外部との電気的接続のた めのフレキシブルプリント基板14が接続されている。

[0011]

図2は、図1に示す表示装置のII-II線断面図である。第1基板10には回路層16が 積層されている。回路層16の詳細は後述する。回路層16の上には、複数の単位画素そ れぞれに対応するように構成された複数の画素電極18(例えば陽極)が設けられている 。回路層16及び画素電極18上に、絶縁層20が形成されている。絶縁層20は、画素 電極18の周縁部に載り、画素電極18の一部(例えば中央部)を開口させるように形成 されている。絶縁層20によって、画素電極18の一部を囲むバンクが形成される。 [0012]

画素電極18上に自発光素子層22が設けられている。自発光素子層22は、複数の画 素電極18に連続的に載り、絶縁層20にも載るようになっている。変形例として、画素 電極18ごとに別々に(分離して)、自発光素子層22を設けてもよい。自発光素子層2 2は、少なくとも発光層を含み、さらに、電子輸送層、正孔輸送層、電子注入層及び正孔 注入層のうち少なくとも一層を含んでもよい。

【0013】

自発光素子層22の上には、複数の画素電極18の上方で自発光素子層22に接触する ように、共通電極24(例えば陰極)が設けられている。共通電極24は、バンクとなる 絶縁層20の上方に載るように形成する。自発光素子層22は、画素電極18及び共通電 極24に挟まれ、両者間を流れる電流によって輝度が制御されて発光する。自発光素子層 22は、共通電極24に積層する封止層26によって覆われることで封止されて、水分か ら遮断されている。封止膜26の上方には、充填層28を介して、第2基板30が設けら れている。第2基板30には、複数色(例えば、青、赤及び緑)からなる着色層32が設 けられ、隣同士の異なる色の着色層32の間には、ブラックマトリクス34が金属や樹脂 などで形成されて、カラーフィルタを構成している。第2基板30は、タッチパネルであ ってもよいし、偏光板や位相差板を備えてもよい。

図3は、本発明の第1の実施形態に係る表示装置の回路図である。表示装置は、画像を 表示するための表示領域DRを有する。表示領域DRには、画素ごとに表示素子DEが設 けられる。表示素子DEは、図2に示す画素電極18及び共通電極24並びにこれらの間 に介在する自発光素子層22からなる。表示素子DEは、電源線PWLから供給される電 流で発光する。発光は、キャパシタCに書き込まれる映像信号に応じて輝度が調整される 。映像信号は、信号線SGLから供給されて、第1スイッチング素子SW1によって書き 込まれる。第1スイッチング素子SW1の制御は、走査線SCLから入力される走査信号 によってなされる。第2スイッチング素子SW2は、キャパシタCに書き込まれた映像信 号に従って、表示素子DEを流れる電流を制御する。表示領域DRの周囲に周辺領域PR がある。周辺領域PRには、走査信号や映像信号などを生成する駆動回路が設けられる。 【0015】

図4は、第1の実施形態の回路層16の詳細を示す概略図である。回路層16は、表示 領域DRから表示領域DRの外側にある周辺領域PRに至る。第1基板10には、それ自 体が含有する不純物に対するバリア膜36が形成されている。

[0016]

回路層16は、周辺領域PRに、複数の薄膜トランジスタを含む。周辺領域PRに設け られる複数の薄膜トランジスタは、低温ポリシリコンからなる第1チャネル層CH1を有 する第1薄膜トランジスタTFT1である。図3に示す周辺領域PRに形成される駆動回 路が第1薄膜トランジスタTFT1を含む。第1薄膜トランジスタTFT1は、スタガ型 である。そのため、第1ソース電極SE1及び第1ドレイン電極DE1のそれぞれと第1 ゲート電極GE1との間に第1チャネル層CH1が介在しないので、寄生容量が小さくな っており、駆動能力が高い。第1チャネル層CH1は、第1ゲート電極GE1との重畳部 分からはみ出す部分を有し、この部分はイオンの注入によって抵抗値が低くなっている。 回路層16の第1薄膜トランジスタTFT1よりも上の絶縁層(複数層)を貫通して、第 1チャネル層CH1(第1ゲート電極GE1の重畳部分からはみ出した部分)に接続する 第1コンタクトプラグCP1が設けられている。

[0017]

表示領域DRには、複数の画素電極18が設けられている。図2を参照して上述したように、画素電極18には絶縁層20が載る。画素電極18の上に設けられるその他の部材は、図4では省略する。回路層16は、表示領域DRに、複数の薄膜トランジスタを含む。表示領域DRに設けられる複数の薄膜トランジスタは、酸化物半導体からなる第2チャネル層CH2を有する第2薄膜トランジスタTFT2を含む。第2薄膜トランジスタTF

10

T2の第2チャネル層CH2は、酸化物半導体からなるので、電流バラツキを小さくする ことができる。また、第2薄膜トランジスタTFT2は、スタガ型である。そのため、第 2ソース電極SE2及び第2ドレイン電極DE2のそれぞれと第2ゲート電極GE2との 間に第2チャネル層CH2が介在しないので、寄生容量が小さくなっており、駆動能力が 高い。第2チャネル層CH2は、第2ゲート電極GE2との重畳部分からはみ出す部分を 有し、この部分はイオンの注入によって抵抗値が低くなっている。

【0018】

第2薄膜トランジスタTFT2は、第1薄膜トランジスタTFT1よりも上の層位置に ある。したがって、第2薄膜トランジスタTFT2は、第1薄膜トランジスタTFT1よ りも後に形成するので、低温ポリシリコンからなる第1チャネル層CH1を形成するとき の熱による影響を受けない。

【0019】

図3に示す第1スイッチング素子SW1及び第2スイッチング素子SW2のそれぞれが、図4に示す第2薄膜トランジスタTFT2である。第2スイッチング素子SW2となる 第2薄膜トランジスタTFT2は、複数の画素電極18のそれぞれへの電流の供給量を制 御するように接続されている。回路層16の第2薄膜トランジスタTFT2よりも上の絶 縁層を貫通して、第2チャネル層CH2(第2ゲート電極GE2の重畳部分からはみ出し た部分)に接続する第2コンタクトプラグCP2が設けられている。

【 0 0 2 0 】

回路層16を構成する複数層は、表示領域DRに、低温ポリシリコンの層にイオンが注入されてなる第1導電層CL1を含む。第1導電層CL1は、第1薄膜トランジスタTF T1の第1チャネル層CH1と同じ層位置にあって第2薄膜トランジスタTFT2よりも 下の層位置にある。第1導電層CL1を、第2薄膜トランジスタTFT2の全体に重畳す る大きさにすることで、第2薄膜トランジスタTFT2を、熱や静電気から保護すること ができる。なお、図4の例では、第2コンタクトプラグCP2を、第2チャネル層CH2 の端部を露出させて、さらに、第1導電層CL1に至るように設けてある。

【0021】 回路層16を構成する

回路層16を構成する複数層は、表示領域DRに、第1導電層CL1をキャパシタCの 一方の電極とし、第1導電層CL1と対向する位置に他方の電極となる第2導電層CL2 をさらに含む。第2導電層CL2は、第1薄膜トランジスタTFT1の第1ゲート電極G E1と同じ層位置にあって第2薄膜トランジスタTFT2よりも下の層位置にある。キャ パシタCは、第2薄膜トランジスタTFT2と重畳するように設けるので、平面的なスペ ースが要求されない。

[0022]

本実施形態に係る表示装置の製造方法では、周辺領域PRに、上述した第1薄膜トランジスタTFT1を形成する。この工程で、同時に、表示領域DRに、低温ポリシリコンの層を形成してイオンを注入することで第1導電層CL1を形成する。第1導電層CL1は、第2薄膜トランジスタTFT2の全体と重畳する大きさを有するように形成してもよい。また、この工程で、第1ゲート電極GE1の形成と同時に、第1導電層CL1とともにキャパシタCを形成するための電極となる第2導電層CL2を形成する。

【0023】

第1薄膜トランジスタTFT1を形成した後に、表示領域DRに、上述した第2薄膜ト ランジスタTFT2を形成する。第2薄膜トランジスタTFT2は、第1薄膜トランジス タTFT1よりも後に形成するので、低温ポリシリコンからなる第1チャネル層CH1を 形成するときの熱による影響を受けない。第2薄膜トランジスタTFT2を形成した後に 、表示領域DRに複数の画素電極18を形成する。そして、図2に示すように、複数の画 素電極18の上に自発光素子層22を形成し、自発光素子層22の上に共通電極24を形 成する。

[0024]

[変形例]

40

30

10

図5は、第1の実施形態の変形例を示す図である。この変形例では、表示領域DRに設けられる複数の薄膜トランジスタは、周辺領域PRの第1薄膜トランジスタTFT1と同じ層位置に、第1薄膜トランジスタTFT1を含む。つまり、図3に示す第1スイッチング素子SW1が、第1薄膜トランジスタTFT1である。回路層116の第1薄膜トランジスタTFT1よりも上の絶縁層を貫通して、第1チャネル層CH1に接続する第1コンタクトプラグCP1が設けられている。

[0025]

回路層116を構成する複数層は、第1薄膜トランジスタTFT1の第1チャネル層C H1の少なくとも端部と重畳するように、第2薄膜トランジスタTFT2の第2ゲート電 極GE2と同じ層位置で同じ材料からなる金属層140を含む。金属層140は、第1コ ンタクトプラグCP1と一体的になるように形成されている。

【0026】

上述したように、第2チャネル層CH2は、第2ゲート電極GE2との重畳部分からは み出す部分を有する。この部分は、第2ゲート電極GE2をマスクとして、イオンを注入 することで抵抗値が低くされる。金属層140を設けることで、イオン注入のプロセスに よる第1薄膜トランジスタTFT1の特性低下を防止することができる。

【0027】

本変形例に係る表示装置の製造方法では、周辺領域PRに第1薄膜トランジスタTFT 1を形成する工程で、表示領域DRにも、第1薄膜トランジスタTFT1を形成する点が 、上記実施形態と異なる。

[0028]

表示領域DRには、第2薄膜トランジスタTFT2を形成する。第2ゲート電極GE2 を形成する前に、第2ゲート電極GE2よりも下にある絶縁層に第1チャネル層CH1の 上面に至るスルーホール142を形成する。第2ゲート電極GE2の形成と同時に、スル ーホール142内に第1コンタクトプラグCP1を形成するとともに、金属層140を形 成する。金属層140は、第1コンタクトプラグCP1と一体化して第1薄膜トランジス タTFT1の第1チャネル層CH1の少なくとも端部と重畳するように形成する。

【0029】

[第2の実施形態]

図6は、本発明の第2の実施形態に係る表示装置の回路図である。本実施形態では、第 1スイッチング素子SW1によって映像信号をキャパシタCに書き込み、第2スイッチン グ素子SW2によって表示素子DEを流れる電流が制御され、第3スイッチング素子SW 3によって電流供給をオンオフする。

 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$

図7は、第2の実施形態の回路層216の詳細を示す概略図である。本実施形態では、 図6に示すキャパシタCが、直列接続された複数のキャパシタ(第1キャパシタC1、第 2キャパシタC2及び第3キャパシタC3)から構成されている。

第1キャパシタC1は、低温ポリシリコンの層にイオンが注入されてなる一対の電極E 1を含む。一対の電極E1は、周辺領域PRに形成される第1薄膜トランジスタTFT1 (図4参照)の第1チャネル層CH1及び第1ゲート電極GE1と、同層で同じ材料から なる。

【0031】

第2キャパシタC2の一対の電極E2は、第2スイッチング素子SW2である第2薄膜 トランジスタTFT2の第2チャネル層CH2の一部(第2ゲート電極GE2の重畳部分 からはみ出して低抵抗化された部分)からなる電極と、その上方に形成された電極(第2 ゲート電極GE2と同層で同じ材料)とで構成される。

【 0 0 3 2 】

第3キャパシタC3の一対の電極E3は、第2キャパシタC2の一方の電極E2と、その上方に形成された電極で構成される。第2キャパシタC2と第3キャパシタC3は、一方の電極を共有することで直列に接続される。第2キャパシタC2又は第3キャパシタC

10

20

3の共有しない他方の電極に、コンタクトプラグCPによって、第1キャパシタC1の一 方の電極E1が接続される。その他の詳細は、第1の実施形態で説明した内容が該当する 。本実施形態に係る表示装置の製造方法では、周辺領域PRに第1薄膜トランジスタTF T1(図4参照)を形成するときに、第3キャパシタC3の一対の電極E3を同時に形成 する。また、第2薄膜トランジスタTFT2を形成するときに、第2キャパシタC2の一 対の電極E2(第3キャパシタC3の一方の電極E3)を形成する。その後、第3キャパ シタC3の他方の電極E3を形成する。

【0033】

なお、表示装置は、有機エレクトロルミネッセンス表示装置には限定されず、量子ドット発光素子(QLED:Quantum Dot Light Emitting Diode)のような発光素子を各画素に備えた表示装置であってもよいし、液晶表示装置であってもよい。

本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例え ば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は 同一の目的を達成することができる構成で置き換えることができる。

【符号の説明】

【0034】

10 第1基板、12 集積回路チップ、14 フレキシブルプリント基板、16 回路層、18 画素電極、20 絶縁層、22 自発光素子層、24 共通電極、26 封止層、28 充填層、30 第2基板、32 着色層、34 ブラックマトリクス、36 バリア膜、116 回路層、140 金属層、142 スルーホール、216 回路層、C キャパシタ、C1 第1キャパシタ、C2 第2キャパシタ、C3 第3キャパシタ、CH1 第1チャネル層、CH1 第1チャネル層、CH2 第2チャネル層、CL1 第1導電層、CL2 第2導電層、CP1 第1コンタクトプラグ、CP2 第2コンタクトプラグ、DE 表示素子、DE1 第1ドレイン電極、DE2 第2ドレイン電極、DR 表示領域、E1 電極、E2 電極、E3 電極、GE1 第1ゲート電極、GE2 第2ゲート電極、PR 周辺領域、PWL 電源線、SCL 走査線、SE1 第1ソース電極、SE2 第2ソース電極、SGL 信号線、SW1 第1スイッチング素子、SW2 第2スイッチング素子、SW3 第3スイッチング素子、TFT1 第1 薄膜トランジスタ、TFT2 第2薄膜トランジスタ。

(7)

20



【図3】













(9)

【図6】







フロントページの続き

(51)Int.Cl.			FΙ			テーマコード(参考)
H 0 1 L	27/32	(2006.01)	H 0 1 L	29/78	612B	
			H 0 1 L	29/78	616M	
			H 0 5 B	33/14	А	
			H 0 1 L	27/32		