(12) 公開特許公報(A)

(19) 日本国特許庁(JP)

特**開2017-9235**5 (P2017-92355A)

(11)特許出願公開番号

(43) 公開日 平成29年5月25日 (2017.5.25)

(51) Int.Cl.			FΙ			テーマコート	ド (参考)
HO1L	29/78	(2006.01)	HO1L	29/78	652N		
HO1L	<i>2</i> 9/12	(2006.01)	HO1L	29/78	652C		
HO1L	29/06	(2006.01)	HO1L	29/78	652T		
			HO1L	29/78	652J		
			HO1L	29/06	301M		
			審査請求 未	請求 請求功	夏の数7 OL	(全 16 頁)	最終頁に続く
(21) 出願番号	-	特願2015-223473 (P	2015-223473)	(71) 出願人	000005234		
(22) 出願日		平成27年11月13日 (2015.11.13)			富士電機株式会社		
					神奈川県川崎市	训崎区田辺新	田1番1号
				(74)代理人	100104190		
					弁理士 酒井	昭徳	
				(72)発明者	原田 祐一		
					神奈川県川崎市	可川崎区田辺新	田1番1号
					富士電機株式会	≹社内	
				(72)発明者	星保幸		
					神奈川県川崎市	训崎区田辺新	田1番1号
					富士電機株式会	☆社内	

(54) 【発明の名称】半導体装置および半導体装置の製造方法

(57)【要約】

【課題】安定して所定の耐圧を確保することができる半 導体装置および半導体装置の製造方法を提供すること。 【解決手段】炭化珪素基体40のおもて面にエッジ終端 領域20を活性領域10よりも低くした段差21が設け られ、段差21の底面21aにn型炭化珪素層2が露 出されている。n型炭化珪素層2の段差21の底面2 1 aに露出する部分には、JTE構造30を構成する第 1,2JTE領域31,32が設けられている。第1J TE領域31は、段差21の底面21aから側壁21b に沿って設けられ、底面コーナー部21cを覆う。第1 JTE領域31は、段差21の底面コーナー部21cに おいて最も外側の第1 p型ベース領域3 に重なっている 。第1JTE領域31は、第1p型ベース領域3と重な る部分33で最も高不純物濃度であり、段差21の底面 21 a よりも深い部分に深さ方向の不純物濃度ピークを 有する。 【選択図】図1



(2)

【特許請求の範囲】

【請求項1】

シリコンよりもバンドギャップの広い半導体からなる第1導電型の半導体基板に設けられた、主電流が流れる活性領域と、

前記活性領域の周囲を囲む終端領域と、

前記半導体基板のおもて面に設けられた、前記終端領域を前記活性領域よりも低くした 段差と、

前記活性領域における前記半導体基板のおもて面側に選択的に設けられ、かつ前記段差 により前記終端領域に形成された第1面に延在する第2導電型の第1半導体領域と、

前記活性領域の周囲を囲む同心円状に、かつ外側に配置されるほど低い不純物濃度で、 前記第1面に設けられた複数の第2導電型半導体領域と、

を備え、

複数の前記第2導電型半導体領域のうちの最も内側の前記第2導電型半導体領域は、前記第1面から、当該第1面と前記段差よりも前記活性領域側の第2面との間の第3面に沿って設けられていることを特徴とする半導体装置。

【請求項2】

前記最も内側の前記第2導電型半導体領域の一部は、前記第1面と前記第3面との境界 において前記第1半導体領域の一部に深さ方向に重なって位置しており、

前記最も内側の前記第2導電型半導体領域は、前記第1半導体領域に重なる部分で最も 高不純物濃度となっていることを特徴とする請求項1に記載の半導体装置。

【請求項3】

前記第1面において、

前記最も内側の前記第2導電型半導体領域の厚さは、前記第1半導体領域の厚さよりも 厚いことを特徴とする請求項1または2に記載の半導体装置。

【請求項4】

前記第3面は、前記第1面に対して鈍角となる斜度を有することを特徴とする請求項1 ~3のいずれか一つに記載の半導体装置。

【請求項5】

前記第1半導体領域の内部に選択的に設けられた第1導電型の第2半導体領域と、

前記第1半導体領域の、前記第2半導体領域と前記半導体基板との間の領域に接して設 けられたゲート絶縁膜と、

前記ゲート絶縁膜を挟んで前記第1半導体領域の反対側に設けられたゲート電極と、 前記第1半導体領域および前記第2半導体領域に接する第1電極と、

前記半導体基板の裏面に接する第2電極と、

をさらに備えることを特徴とする請求項1~4のいずれか一つに記載の半導体装置。 【請求項6】

シリコンよりもバンドギャップの広い半導体は、炭化珪素であることを特徴とする請求 項1~5のいずれか一つに記載の半導体装置。

【請求項7】

シリコンよりもバンドギャップの広い半導体からなる第1導電型の半導体基板に設けられた活性領域と、前記活性領域の周囲を囲む終端領域と、を備えた半導体装置の製造方法であって、

前記半導体基板のおもて面に、前記終端領域を前記活性領域よりも低くした段差を形成 する第1工程と、

前記活性領域における前記半導体基板のおもて面側に、前記段差により前記終端領域に 形成された第1面に延在する第2導電型の第1半導体領域を選択的に形成する第2工程と

前記活性領域の周囲を囲む同心円状に、かつ外側に配置されるほど低い不純物濃度で、 前記第1面に複数の第2導電型半導体領域を形成する第3工程と、

を含み、

10

20

30

前記第3工程では、複数の前記第2導電型半導体領域のうちの最も内側の前記第2導電 型半導体領域を、前記第1面から、当該第1面と前記段差よりも前記活性領域側の第2面 との間の第3面に沿って形成することを特徴とする半導体装置の製造方法。 【発明の詳細な説明】

【技術分野】

[0001]

この発明は、半導体装置および半導体装置の製造方法に関する。

【背景技術】

[0002]

従来、高電圧や大電流を制御するパワー半導体装置の構成材料として、シリコン(Si)が用いられている。パワー半導体装置は、バイポーラトランジスタやIGBT(Ins ulated Gate Bipolar Transistor:絶縁ゲート型バイポ ーラトランジスタ)、MOSFET(Metal Oxide Semiconduct or Field Effect Transistor:絶縁ゲート型電界効果トラン ジスタ)など複数種類あり、これらは用途に合わせて使い分けられている。

[0003]

例えば、バイポーラトランジスタやIGBTは、MOSFETに比べて電流密度は高く 大電流化が可能であるが、高速にスイッチングさせることができない。具体的には、バイ ポーラトランジスタは数kHz程度のスイッチング周波数での使用が限界であり、IGB Tは数十kHz程度のスイッチング周波数での使用が限界である。一方、パワーMOSF ETは、バイポーラトランジスタやIGBTに比べて電流密度が低く大電流化が難しいが 、数MHz程度までの高速スイッチング動作が可能である。

[0004]

市場では大電流と高速性とを兼ね備えたパワー半導体装置への要求が強く、IGBTや パワーMOSFETはその改良に力が注がれ、現在ではほぼ材料限界に近いところまで開 発が進んでいる。このため、パワー半導体装置の観点からシリコンに代わる半導体材料が 検討されており、低オン電圧、高速特性、高温特性に優れた次世代のパワー半導体装置を 作製(製造)可能な半導体材料として炭化珪素(SiC)が注目を集めている(例えば、 下記非特許文献1参照)。

【0005】

炭化珪素は、化学的に非常に安定した半導体材料であり、バンドギャップが3 e V と広 く、高温でも半導体として極めて安定的に使用することができる。また、炭化珪素は、最 大電界強度もシリコンより1桁以上大きいため、オン抵抗を十分に小さくすることができ る半導体材料として期待される。このような炭化珪素の特長は、例えば窒化ガリウム(G a N)などシリコンよりもバンドギャップの広い他の半導体(以下、ワイドバンドギャッ プ半導体とする)にも同様にあてはまる。このため、ワイドバンドギャップ半導体を用い ることにより、半導体装置の高耐圧化が可能となる(例えば、下記非特許文献2参照)。 【0006】

このような高耐圧半導体装置では、素子構造が形成されオン状態のときに電流が流れる 活性領域だけでなく、活性領域の周囲を囲んで耐圧を保持するエッジ終端領域にも高電圧 が印加され、エッジ終端領域に電界が集中する。高耐圧半導体装置の耐圧は、半導体の不 純物濃度、厚さおよび電界強度によって決定され、このように半導体固有の特長によって 決定される破壊耐量は活性領域からエッジ終端領域にわたって等しい。このため、エッジ 終端領域での電界集中によりエッジ終端領域に破壊耐量を超えた電気的負荷がかかり破壊 に至る虞がある。すなわち、エッジ終端領域での破壊耐量で高耐圧半導体装置の耐圧が律 速されてしまう。

【 0 0 0 7 】

エッジ終端領域の電界を緩和または分散させることで高耐圧半導体装置全体の耐圧を向 上させた装置として、接合終端(JTE:Junction Termination Extension)構造や、フィールドリミッティングリング(FLR:Field 20

10

Limiting Ring)構造などの耐圧構造をエッジ終端領域に配置した装置が公 知である(例えば、下記特許文献1,2参照)。また、下記特許文献1では、FLRに接 するフローティングの金属電極をフィールドプレート(FP:Field Plate) として配置し、エッジ終端領域に生じた電荷を放出させることで信頼性を向上させている

(4)

[0008]

従来の高耐圧半導体装置の耐圧構造について、JTE構造を備えたMOSFETを例に 説明する。図6は、従来の半導体装置の構造を示す断面図である。図6に示す従来の半導 体装置は、炭化珪素からなる半導体基体(以下、炭化珪素基体(半導体チップ)とする) 140に、活性領域110と、活性領域110の周囲を囲むエッジ終端領域120と、を 備える。炭化珪素基体140は、炭化珪素からなるn'型支持基板(以下、n'型炭化珪素 基板とする)101のおもて面上に、炭化珪素からなるn型半導体層(以下、n型炭化 珪素層とする)102と、炭化珪素からなるp型半導体層(以下、p型炭化珪素層とする)104と、を順に積層してなる。

[0009]

活性領域110には、炭化珪素基体140のおもて面(p型炭化珪素層104側の面) 側にMOSゲート(金属-酸化膜-半導体からなる絶縁ゲート)構造が設けられている。 エッジ終端領域120の全域にわたってp型炭化珪素層104が除去され、炭化珪素基体 140のおもて面にエッジ終端領域120を活性領域110よりも低くした(ドレイン側 に凹ませた)段差121が形成され、段差121の底面121aにn型炭化珪素層10 2が露出されている。また、エッジ終端領域120には、外側(チップ端部側)に配置さ れるほど不純物濃度を低くした複数のp型低濃度領域(ここでは2つ、内側からp型、 p型とし符号131,132を付す)を隣接して配置したJTE構造130が設けられ ている。

[0010]

p型低濃度領域(以下、第1JTE領域とする)131およびp型低濃度領域(以下、第2JTE領域とする)132は、それぞれ、n型炭化珪素層102の、段差12 1の底面121aに露出する部分に選択的に設けられている。第1JTE領域131は、 段差121の底面121aにおいて最も外側のp型ベース領域103に接する。このJT E構造130と、p型ベース領域103の段差121の底面121aに延在する部分10 3aと、で耐圧構造が構成される。炭化珪素基体140の裏面(n'型炭化珪素基板10 1の裏面)に接するドレイン電極115が設けられている。符号105~109,111 ~114は、それぞれn'型ソース領域、p'型コンタクト領域、n型JFET領域,ゲー ト絶縁膜、ゲート電極、フィールド酸化膜、層間絶縁膜、ソース電極およびパッシベーション膜である。

[0011]

図6に示す構成のMOSFETでは、ソース電極113に対して正の電圧がドレイン電 極115に印加された状態で、ゲート電極109にしきい値電圧以下の電圧が印加されて いるときには、p型ベース領域104aとn型JFET領域107との間のpn接合が逆 バイアスされた状態となるため、活性領域の逆方向耐圧が確保され電流は流れない。p型 ベース領域104aとは、p型炭化珪素層104の、n^{*}型ソース領域105およびp^{*}型 コンタクト領域106以外の部分である。

[0012]

一方、ゲート電極109にしきい値電圧以上の電圧が印加されると、 p型ベース領域104 aの、ゲート電極109直下(ドレイン側)の部分の表面層に n型の反転層(チャネル)が形成される。それによって、 n[·]型炭化珪素基板101、 n型炭化珪素層102、 n型JFET領域107、 p型ベース領域104 aの表面反転層および n[·]型ソース領域 105の経路で電流が流れる。このように、ゲート電圧を制御することによって、周知の MOSFETのスイッチング動作を行うことができる。 【0013】

20

30

40

50

また、図6に示す構成のMOSFETでは、電圧が印加された際に、p型ベース領域1 03とn型ドリフト層との間のpn接合から外側に向かって空乏層が伸び、第1,2J TE領域131,132の両方に広がる。n型ドリフト層とは、n型炭化珪素層102 の、p型ベース領域103および第1,2JTE領域131,132以外の部分である。 エッジ終端領域での耐圧は、第1,2JTE領域131,132とn型ドリフト層との 間のpn接合で確保される。

[0014]

また、別の高耐圧半導体装置として、炭化珪素基体のおもて面にエッジ終端領域を活性 領域よりも低くした段差を形成し、当該段差の底面と側壁との境界(以下、段差の底面コ ーナー部とする)を覆うように耐圧構造を構成するp型領域を設けた装置が提案されてい る(例えば、下記特許文献3~5参照。)。

【先行技術文献】

【特許文献】

【 0 0 1 5 】

【特許文献1】特開2010-50147号公報

【特許文献2】特開2006-165225号公報

【特許文献3】特開2010-045388号公報

【特許文献4】特開2002-164541号公報

【特許文献 5 】特開 2 0 1 4 - 1 0 7 5 0 0 号公報

【非特許文献】

[0016]

【非特許文献1】ケイ・シェナイ(K.Shenai)、外2名、オプティウム セミコ ンダクターズ フォー ハイパワー エレクトロニクス(Optimum Semico nductors for High-Power Electronics)、アイ・ トリプル・イー トランザクションズ オン エレクトロン デバイシズ(IEEE T ransactions on Electron Devices)、1989年9月 、第36巻、第9号、p.1811-1823

【非特許文献2】ビー・ジャヤン・バリガ(B.Jayant Baliga)著、シリ コン カーバイド パワー デバイシズ(Silicon Carbide Power Divices)、(米国)、ワールド サイエンティフィック パブリッシング カ ンパニー(World Scientific Publishing Co.)、20 06年3月30日、p.61

【発明の概要】

【発明が解決しようとする課題】

[0017]

しかしながら、図6に示す従来の半導体装置では、炭化珪素基体140の最上層として 積層されるp型炭化珪素層104はエッジ終端領域120に必要のない領域となるため、 段差121を形成してエッジ終端領域120にn型炭化珪素層102を露出させる。こ のとき、n型炭化珪素層102に予め形成されているp型ベース領域103の段差12 1の底面121aに延在する部分103aの厚さt103が、段差121を形成するため のエッチングの深さ方向の寸法ばらつきにより薄くなってしまう虞がある。これによって 、p型ベース領域103の段差121の底面121aに延在する部分103aで不純物濃 度にばらつきが生じ、エッジ終端領域120の耐圧が低下するという問題がある。 【0018】

上記特許文献3では、段差の底面から側壁にわたってp型不純物濃度が一様であるため 、段差の底面コーナー部(段差121の底面121aと側壁121bとの境界)に電界が 集中し、エッジ終端領域の耐圧を安定して確保することができないという問題がある。上 記特許文献4,5では、段差の側壁においてp型不純物濃度差が生じているが、p型不純 物濃度のピークが段差の底面コーナー部よりも活性領域側の部分、すなわち段差の側壁の 基体おもて面から浅い部分に位置する。このため、上記特許文献4,5においても上記特

許文献3と同様に段差の底面コーナー部に電界が集中してしまう。

【0019】

この発明は、上述した従来技術による問題点を解消するため、安定して所定の耐圧を確 保することができる半導体装置および半導体装置の製造方法を提供することを目的とする

【課題を解決するための手段】

[0020]

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は 、次の特徴を有する。シリコンよりもバンドギャップの広い半導体からなる第1導電型の 半導体基板に、主電流が流れる活性領域と、前記活性領域の周囲を囲む終端領域と、が設 けられている。前記半導体基板のおもて面に、前記終端領域を前記活性領域よりも低くし た段差が設けられている。前記活性領域における前記半導体基板のおもて面側に、第2導 電型の第1半導体領域が選択的に設けられている。前記第1半導体領域は、前記段差によ り前記終端領域に形成された第1面に延在する。前記活性領域の周囲を囲む同心円状に、 かつ外側に配置されるほど低い不純物濃度で、複数の第2導電型半導体領域が設けられて いる。複数の前記第2導電型半導体領域は、前記第1面に設けられている。複数の前記第 2導電型半導体領域のうちの最も内側の前記第2導電型半導体領域は、前記第1面から、 当該第1面と前記段差よりも前記活性領域側の第2面との間の第3面に沿って設けられて いる。

[0021]

また、この発明にかかる半導体装置は、上述した発明において、前記最も内側の前記第 2 導電型半導体領域の一部は、前記第1面と前記第3面との境界において前記第1半導体 領域の一部に深さ方向に重なって位置している。前記最も内側の前記第2導電型半導体領 域は、前記第1半導体領域に重なる部分で最も高不純物濃度となっていることを特徴とす る。

[0022]

また、この発明にかかる半導体装置は、上述した発明において、前記第1面において、 前記最も内側の前記第2導電型半導体領域の厚さは、前記第1半導体領域の厚さよりも厚 いことを特徴とする。

[0023]

また、この発明にかかる半導体装置は、上述した発明において、前記第3面は、前記第 1面に対して鈍角となる斜度を有することを特徴とする。

【0024】

また、この発明にかかる半導体装置は、上述した発明において、さらに、次の特徴を有 する。前記第1半導体領域の内部に、第1導電型の第2半導体領域が選択的に設けられて いる。前記第1半導体領域の、前記第2半導体領域と前記半導体基板との間の領域に接し てゲート絶縁膜が設けられている。前記ゲート絶縁膜を挟んで前記第1半導体領域の反対 側にゲート電極が設けられている。第1電極は、前記第1半導体領域および前記第2半導 体領域に接する。第2電極は、前記半導体基板の裏面に接する。

【0025】

また、この発明にかかる半導体装置は、上述した発明において、シリコンよりもバンド ギャップの広い半導体は、炭化珪素であることを特徴とする。 【0026】

また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体 装置の製造方法は、シリコンよりもバンドギャップの広い半導体からなる第1導電型の半 導体基板に設けられた活性領域と、前記活性領域の周囲を囲む終端領域と、を備えた半導 体装置の製造方法であって、第1~3工程を含む。前記第1工程では、前記半導体基板の おもて面に、前記終端領域を前記活性領域よりも低くした段差を形成する。前記第2工程 では、前記活性領域における前記半導体基板のおもて面側に、前記段差により前記終端領 域に形成された第1面に延在する第2導電型の第1半導体領域を選択的に形成する。前記

10

第3工程では、前記活性領域の周囲を囲む同心円状に、かつ外側に配置されるほど低い不 純物濃度で、前記第1面に複数の第2導電型半導体領域を形成する。かつ、前記第3工程 では、複数の前記第2導電型半導体領域のうちの最も内側の前記第2導電型半導体領域を 、前記第1面から、当該第1面と前記段差よりも前記活性領域側の第2面との間の第3面 に沿って形成することを特徴とする。

【0027】

上述した発明によれば、段差の底面コーナー部(段差の底面と側壁との境界)で、最も 内側の第2導電型半導体領域と第1半導体領域とが重なるため、段差の底面コーナー部で の第2導電型不純物濃度ピークが段差の底面よりもドレイン側(第2電極側)に深い部分 となる。これにより、段差の底面コーナー部での電界集中を緩和させることができる。 【発明の効果】

[0028]

本発明にかかる半導体装置および半導体装置の製造方法によれば、終端領域の所定の耐 圧を安定して確保し、安定して半導体装置の高耐圧化を図ることができるという効果を奏 する。

【図面の簡単な説明】

[0029]

【図1】実施の形態にかかる半導体装置の構造を示す断面図である。

【図2】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。

【図3】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。

【図4】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。

【図5】実施例にかかる半導体装置の耐圧特性を示す特性図である。

【図6】従来の半導体装置の構造を示す断面図である。

【発明を実施するための形態】

 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$

以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法 の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはp を冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する 。また、nやpに付す+および-は、それぞれそれが付されていない層や領域よりも高不 純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明およ び添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。本明 細書では、ミラー指数の表記において、"-"はその直後の指数につくバーを意味してお り、指数の前に"-"を付けることで負の指数を表している。

[0031]

(実施の形態)

本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施 の形態においては、ワイドバンドギャップ半導体として例えば炭化珪素(SiC)を用い て作製された炭化珪素半導体装置について、プレーナゲート型MOSFETを例に説明す る。図1は、実施の形態にかかる半導体装置の構造を示す断面図である。図1に示すよう に、実施の形態にかかる炭化珪素半導体装置は、炭化珪素からなる半導体基体(以下、炭 化珪素基体(半導体基板(半導体チップ))とする)40に、活性領域10と、活性領域 10の周囲を囲むエッジ終端領域20と、を備える。活性領域10は、オン状態のときに 電流が流れる領域である。エッジ終端領域20は、ドリフト領域の基体おもて面側の電界 を緩和し耐圧を保持する領域である。

[0032]

炭化珪素基体40は、炭化珪素からなるn^{*}型支持基板(n^{*}型炭化珪素基板)1のおも て面上に、炭化珪素からなるn型半導体層(n型炭化珪素層)2と、炭化珪素からなる p型半導体層(p型炭化珪素層)4と、を順に積層してなる。n^{*}型炭化珪素基板1は、 ドレイン領域として機能する。活性領域10において、n型炭化珪素層2の、n^{*}型炭化 珪素基板1側に対して反対側(基体おもて面側)の表面層には、p型ベース領域(第1半

導体領域)3が選択的に設けられている。最も外側(チップ端部側)の p 型ベース領域3 は、活性領域10側から後述する段差21の底面(第1面)21 a まで延在し、その一部 が段差21の底面21 a に露出されている。段差21の底面21 a とは、段差21の形成 によりエッジ終端領域20に新たに形成された、炭化珪素基体40のおもて面である。段 差21の底面21 a に露出とは、後述するフィールド酸化膜11に接するように配置され ていることである。n型炭化珪素層2の、p型ベース領域3および後述する第1,2J T E 領域31,32以外の部分がドリフト領域である。

(8)

【 0 0 3 3 】

n型炭化珪素層2の、n^{*}型炭化珪素基板1側に対して反対側の表面には、p型ベース 領域3を覆うようにp型炭化珪素層4が設けられている。p型炭化珪素層4の不純物濃度 は、p型ベース領域3の不純物濃度よりも低い。p型炭化珪素層4の内部には、深さ方向 にp型ベース領域3に対向する部分に、n^{*}型ソース領域(第2半導体領域)5およびp^{*} 型コンタクト領域6がそれぞれ選択的に設けられている。また、p型炭化珪素層4の内部 には、p型炭化珪素層4を深さ方向に貫通してn型炭化珪素層2に達するn型半導体領 域7が設けられている。n型半導体領域7は、n^{*}型ソース領域5に対してp^{*}型コンタク ト領域6の反対側にn^{*}型ソース領域5と離して配置されている。

[0034]

p型炭化珪素層4の、n[·]型ソース領域5、p[·]型コンタクト領域6およびn型半導体領 域7以外の部分(以下、第2p型ベース領域(第1半導体領域)とする)4aは、p型ベ ース領域(以下、第1p型ベース領域とする)3とともにベース領域として機能する。n 型半導体領域(以下、n型JFET領域とする)7は、隣り合うベース領域間に挟まれた JFET(Junction FET)領域であり、n型炭化珪素層2とともにドリフ ト領域として機能する。隣り合うベース領域間に挟まれたn型JFET領域7の不純物濃 度をn型炭化珪素層2の不純物濃度よりも高くすることで、JFET抵抗の低減を図っ ている。

[0035]

第2p型ベース領域4aの、n^{*}型ソース領域5とn型JFET領域7とに挟まれた部 分の表面上には、n^{*}型ソース領域5からn型JFET領域7にわたってゲート絶縁膜8 を介してゲート電極9が設けられている。これら第1,2p型ベース領域3,4a、n^{*} 型ソース領域5、p^{*}型コンタクト領域6、ゲート絶縁膜8およびゲート電極9は、炭化 珪素基体40のおもて面(p型炭化珪素層4側の面)側においてMOSゲート構造を構成 する。図1には、1つのMOSゲート構造のみを図示するが、活性領域10に複数のMO Sゲート構造が並列に配置されていてもよい。ソース電極(第1電極)13は、n^{*}型ソ ース領域5およびp^{*}型コンタクト領域6に接するとともに、層間絶縁膜12によりゲー ト電極9と電気的に絶縁されている。

【0036】

エッジ終端領域20の全域にわたってp型炭化珪素層4が除去され、炭化珪素基体40 のおもて面にエッジ終端領域20を活性領域10よりも低くした(ドレイン側に凹ませた)段差21が形成されている。すなわち、段差21の底面21aには、n型炭化珪素層 2が露出されている。段差21の側壁(第3面)21bは、段差21の底面21aと、段 差21よりも活性領域10側の基体おもて面(第2面)と、の間に位置し、かつ段差21 の底面21aに対する角度 を鈍角とする斜度を有する、炭化珪素基体40のおもて面で ある。段差21の側壁21bの底面21aに対する角度 は、例えば略90度であっても よい(90度 <180度)。段差21の側壁21bは、例えば、エッジ終端領域20 の活性領域10との境界付近に位置する。段差21の深さd1はp型炭化珪素層4の厚さ t4以上であり(d1 t4)、段差21の側壁21bには、p型炭化珪素層4、または p型炭化珪素層4および第1p型ベース領域3が露出される。 【0037】

段差21の底面21aと側壁21bと境界(以下、段差21の底面コーナー部とする) 21cは、p型炭化珪素層4と最も外側の第1p型ベース領域3との境界よりもドレイン 10

20

側で、かつ最も外側の第1 p型ベース領域3を貫通しない深さ位置に位置する。すなわち 、段差21の底面コーナー部21 cは、少なくともドレイン側を最も外側の第1 p型ベー ス領域3に覆われる。段差21は、活性領域10の周囲を囲む略環状の平面レイアウトに 配置される。また、エッジ終端領域20には、外側に配置されるほど不純物濃度を低くし た複数のp型低濃度領域(第2導電型半導体領域:ここでは2つ、内側(活性領域10 側)からp型、p型とし符号31,32を付す)を隣接して配置したJTE構造30 が設けられている。JTE構造30は、活性領域10の周囲を囲む略環状の平面レイアウトに 配置される。

【0038】

p型低濃度領域(以下、第1JTE領域とする)31は、段差21の底面21aから 側壁21bに沿って設けられ、底面コーナー部21cを覆う。これにより、第1JTE領 域31の一部は、段差21の底面コーナー部21cにおいて最も外側の第1p型ベース領 域3の一部に深さ方向に重なって位置する(符号33で示す破線部分)。すなわち、第1 JTE領域31は、第1p型ベース領域3と重なる部分33で最も高不純物濃度であり、 段差21の底面コーナー部21c付近において段差21の底面21aよりもドレイン側に 深い部分に深さ方向の不純物濃度ピークを有する。第1JTE領域31は、段差21の側 壁21bにおいて第2p型ベース領域4aに重なるように設けられていてもよい(符号3 4で示す破線部分)。第1JTE領域31の、段差21の底面21aの部分の厚さ(段差 21の底面21aからの深さ)t1は、第1p型ベース領域3の、段差21の底面21a の部分の厚さt3よりも厚い(t1>t3)。

【0039】

p型低濃度領域(以下、第2JTE領域とする)32は、段差21の底面コーナー部 21cに沿って設けられ、第1JTE領域31の外側に隣接する。第2JTE領域32の 厚さt2は、第1JTE領域31の、段差21の底面21aの部分の厚さt1とほぼ等し い(t1 t2)。第1,2JTE領域31,32は、同心円状の平面レイアウトに配置 される。第1,2JTE領域31,32の段差21の底面21aに沿った部分の幅は、外 側に配置されるほど狭くなっていてもよい。図1には、第1JTE領域31を第1,2p 型ベース領域3,4aに重なるように設け、第1JTE領域31の内側の端部が段差21 の側壁21bよりも内側に位置する場合を示す。

[0040]

チップ端部から第1JTE領域31の内側の端部までがエッジ終端領域20である。エ ッジ終端領域20における炭化珪素基体40のおもて面上には活性領域10側から層間絶 縁膜12が延在し、第1,2JTE領域31,32を覆う。エッジ終端領域20において 炭化珪素基体40のおもて面と層間絶縁膜12との間に、フィールド酸化膜11が設けら れていてもよい。また、エッジ終端領域20において層間絶縁膜12上には、パッシベー ション膜など例えばポリイミドからなる保護膜14が設けられている。保護膜14は、放 電を防止する機能を有する。保護膜14は、ソース電極13の端部上延在していてもよい 。炭化珪素基体40の裏面(n^{*}型炭化珪素基板1の裏面)には、ドレイン電極(第2電 極)15が設けられている。

[0041]

次に、実施の形態にかかる半導体装置の製造方法について、例えば1200Vの耐圧ク ラスのMOSFETを作製する場合を例に説明する。図2~4は、実施の形態にかかる半 導体装置の製造途中の状態を示す断面図である。まず、例えば2.0×10¹⁵/cm³の 不純物濃度となるように窒素(N)などのn型不純物(ドーパント)をドーピングした炭 化珪素単結晶のn³型炭化珪素基板(半導体ウエハ)1を用意する。n³型炭化珪素基板1 のおもて面は、例えば<11-20>方向に4度程度のオフ角を有する(000-1)面 であってもよい。次に、n³型炭化珪素基板1のおもて面に、例えば1.0×10¹⁵/c m³の不純物濃度となるように窒素などのn型不純物をドーピングしたn型炭化珪素層2 を例えば10µmの厚さでエピタキシャル成長させる。 【0042】 20

次に、フォトリソグラフィおよびイオン注入により、 n 型炭化珪素層 2 の表面層に第 1 p型ベース領域 3 を選択的に形成する。このとき、最も外側の第 1 p型ベース領域 3 は 、後の工程で形成される段差 2 1 の底面 2 1 a にまで延在するように形成する。このイオ ン注入においては、例えば、1 . 0 × 1 0¹⁴ / c m³のドーズ量でアルミニウム(A 1) などの p型不純物(ドーパント)を注入し、第 1 p型ベース領域 3 の不純物濃度を 1 . 0 × 1 0¹⁶ / c m³としてもよい。例えば第 1 p型ベース領域 3 をストライプ状の平面レイ アウトに配置し、その幅(ストライプの幅)および深さをそれぞれ 1 3 µ mおよび 0 . 5 µ mとしてもよい。隣り合う第 1 p型ベース領域 3 間の間隔は、例えば 2 µ mであっても よい。次に、 n 型炭化珪素層 2 の表面に、例えば 2 . 0 × 1 0¹⁶ / c m³の不純物濃度と なるようにアルミニウムなどの p型不純物をドーピングした p型炭化珪素層 4 を例えば 0 . 5 µ mの厚さでエピタキシャル成長させる。

(10)

【0043】

ここまでの工程で、nⁱ型炭化珪素基板1のおもて面上にn型炭化珪素層2およびp型 炭化珪素層4を順に積層してなる炭化珪素基体40が作製される。次に、フォトリソグラ フィおよびイオン注入により、p型炭化珪素層4の一部の導電型を反転させてn型JFE T領域7を選択的に形成する。このイオン注入においては、n型JFET領域7の不純物 濃度が例えば5.0×10¹¹/cmⁱとなるように窒素などのn型不純物を注入してもよ い。n型JFET領域7の幅および深さは、例えば、それぞれ2.0µmおよび0.6µ mであってもよい。

[0044]

次に、フォトリソグラフィおよびエッチングによるイオン注入用マスクの形成と、この イオン注入用マスクを用いたイオン注入と、イオン注入用マスクの除去と、を1組とする 工程を異なるイオン注入条件で繰り返し行うことで、n^{*}型ソース領域5およびp^{*}型コン タクト領域6を形成する。n型JFET領域7、n^{*}型ソース領域5およびp^{*}型コンタク ト領域6を形成する順序は種々変更可能である。後述する段差21の形成後、活性化熱処 理の前に、n型JFET領域7、n^{*}型ソース領域5およびp^{*}型コンタクト領域6を形成 してもよい。

[0045]

次に、フォトリソグラフィおよびエッチングにより、炭化珪素基体40のおもて面に例 えば0.7µmの深さで段差21を形成し、エッジ終端領域20の全域にわたってp型炭 化珪素層4を除去してn型炭化珪素層2を露出させる。これにより、段差21の底面2 1 aの活性領域10側および段差21の底面コーナー部21cに第1p型ベース領域3が 露出される。段差21の側壁21bに、第2p型ベース領域4a(p型炭化珪素層4)が 露出される。また、このとき、例えば等方性エッチングにより段差21を形成することで 、段差21の側壁21bに底面21aに対する角度 が鈍角となる斜度をつけてもよい。 ここまでの状態が図2に示されている。

[0046]

次に、フォトリソグラフィおよびエッチングにより、炭化珪素基体40のおもて面に、 第1JTE領域31の形成領域に対応した部分を開口したレジストマスク51を形成する 。次に、このレジストマスク51をマスクとしてp型不純物をイオン注入52し、段差2 1の底面コーナー部21cを覆う第1JTE領域31を形成する。このとき、段差21の 側壁21bに沿ってp型不純物をイオン注入52し、第1,2p型ベース領域3,4aに 重なるように第1JTE領域31を形成する。図3には、第1JTE領域31の、第1, 2p型ベース領域3,4aと重なる部分33,34を破線で示す(図4においても同様) 。このイオン注入52においては、例えば1.0×10¹¹/cm²のドーズ量でアルミニ ウムなどのp型不純物を注入し、第1p型ベース領域3よりも不純物濃度の低い第1JT E領域31を形成する。

【0047】

また、上述したように段差21の側壁21bを底面21aに対して鈍角となる角度 に 傾斜させることで、炭化珪素基体40のおもて面に略垂直な方向(深さ方向)からのイオ 10

20

ン注入52において、段差21の側壁21bにも当該側壁21bから等しい深さでp型不 純物濃度が導入される。このため、炭化珪素基体40のおもて面に略垂直な方向からの1 回のイオン注入52で、段差21の底面21aから側壁21bにわたって第1JTE領域 31を形成することができる。この場合、第1JTE領域31の第2p型ベース領域4a に重なる部分34の基体おもて面からの深さd11、および、第1JTE領域31の段差 21の側壁21bからの基体おもて面に垂直な方向の深さd12は、第1JTE領域31 の、段差21の底面21aの部分の厚さt1とほぼ等しくなる(d11 t1、d12 t1)。また、段差21の側壁21bよりも活性領域10側に開口部の幅を広くしたレジ ストマスク51を用いることで、段差21の側壁21b全面にわたって等しい深さd12 で第1JTE領域31を形成することができる。ここまでの状態が図3に示されている。 【0048】

次に、第1JTE領域31の形成に用いたレジストマスク51を除去した後、炭化珪素 基体40のおもて面に、第2JTE領域32の形成領域に対応した部分を開口したレジス トマスク53を形成する。次に、このレジストマスク53をマスクとしてp型不純物をイ オン注入54し、段差21の底面21aに、第1JTE領域31の外側に隣接する第2J TE領域32を形成する。第2JTE領域32の不純物濃度は、例えば第1JTE領域3 1の不純物濃度の1/2程度であってもよい。ここまでの状態が図4に示されている。次 に、第2JTE領域32の形成に用いたレジストマスク53を除去する。第1,2JTE 領域31,32の形成順序は入れ替え可能である。

【0049】

次に、第1p型ベース領域3、n²型ソース領域5、p²型コンタクト領域6、n型JF ET領域7および第1,2JTE領域31,32を活性化させるための熱処理(アニール)を例えば1620 程度の温度で2分間程度行う。次に、例えば、酸素(O₂)ガスと 水素(H₂)ガスとの混合ガス雰囲気中における1000 程度の温度の熱処理により炭 化珪素基体40のおもて面を熱酸化し、例えば100nm程度の厚さでゲート絶縁膜8を 形成する。これにより、炭化珪素基体40のおもて面全面がゲート絶縁膜8で覆われる。 【0050】

次に、ゲート絶縁膜8上に、例えばリン(P)がドープされたポリシリコン(poly -Si)層を形成する。次に、このポリシリコン層をパターニングして選択的に除去し、 第2p型ベース領域4aの、n^{*}型ソース領域5とn型JFET領域7とに挟まれた部分 の表面上の部分を残す。このゲート絶縁膜8上に残るポリシリコン層がゲート電極9とな る。ゲート電極9となるポリシリコン層を、第2p型ベース領域4aの、n^{*}型ソース領 域5とn型JFET領域7とに挟まれた部分の表面上からn型JFET領域7上にわたっ て残してもよい。

 $\begin{bmatrix} 0 & 0 & 5 & 1 \end{bmatrix}$

次に、炭化珪素基体40のおもて面全面に、ゲート電極9を覆うように、例えばリンガ ラス(PSG: Phospho Silicate Glass)などによる層間絶縁膜 12を例えば1.0µmの厚さで成膜(形成)する。次に、フォトリソグラフィおよびエ ッチングにより、層間絶縁膜12およびゲート絶縁膜8をパターニングしてコンタクトホ ールを形成し、n³型ソース領域5およびp³型コンタクト領域6を露出させる。ゲート電 極9の形成後、層間絶縁膜12の形成前に、エッジ終端領域20における炭化珪素基体4 0のおもて面上にフィールド酸化膜11を形成してもよい。 【0052】

次に、熱処理(リフロー)により層間絶縁膜12を平坦化する。次に、例えばスパッタ 法により、炭化珪素基体40のおもて面上に、コンタクトホールの内部に埋め込むように ソース電極13を形成する。次に、フォトリソグラフィおよびエッチングにより、ソース 電極13をパターニングする。ソース電極13の厚さは、例えば5µmであってもよい。 ソース電極13の材料は、例えば1%の割合でシリコン(Si)を含んだアルミニウム(Al-Si)であってもよい。 【0053】

20

10

次に、炭化珪素基体40の裏面(n[·]型炭化珪素基板1の裏面)に、ドレイン電極15 として例えばニッケル(Ni)膜を成膜する。そして、例えば970 の温度での熱処理 によりドレイン電極15と炭化珪素基体40とのオーミック接合を形成する。次に、ニッ ケル膜の表面に、ドレイン電極15として例えばチタン(Ti)膜、ニッケル膜および金 (Au)膜を順に成膜する。次に、炭化珪素基体40のおもて面に保護膜14を形成する 。その後、炭化珪素基体40をチップ状に切断(ダイシング)して個片化することで、図 1に示すMOSFETが完成する。

【0054】

以上、説明したように、実施の形態によれば、段差の底面から側壁に沿って第1JTE 領域を設けることで、段差の底面コーナー部で第1JTE領域と第1ベース領域とが重な る。これにより、耐圧構造を構成するp型領域の、段差の底面の部分の厚さが活性領域側 で薄くなることを防止することができるため、エッジ終端領域の耐圧が低下することを防 止することができる。また、第1JTE領域の不純物濃度が第1 p型ベース領域と重なる 部分で最も高くなり(例えば相対的に数%程度高不純物濃度になる)、段差の底面コーナ ー部付近において深さ方向の p型不純物濃度がピークを段差の底面よりもドレイン側に深 い部分に位置させることができる。これにより、段差の底面コーナー部での電界の負担分 を段差の底面コーナー部よりも外側の平坦な部分(段差の底面)で低減させることができ 、段差の底面コーナー部での電界集中が緩和されるため、エッジ終端領域の所定耐圧を安 定して確保することができる。なお、第1JTE領域の、第1 p型ベース領域と重なる部 分の不純物濃度が高くなりすぎた場合にはエッジ終端領域の耐圧が低下する虞があるが、 一般的なJTE構造の不純物濃度範囲内においては、エッジ終端領域の耐圧が低下するほ ど第1JTE領域の、第1 p型ベース領域と重なる部分の不純物濃度が高くなることはな

【0055】

また、実施の形態によれば、第1ベース領域の不純物濃度が低い場合であっても、段差 の底面コーナー部付近のp型不純物濃度を高めることができ、エッジ終端領域の高耐圧化 を図ることができる。また、実施の形態によれば、エッジ終端領域に段差を形成した後に 、イオン注入により第1JTE領域を形成するため、段差を形成するためのエッチングの 深さ方向の寸法ばらつきに依らず、段差の底面からのほぼ等しい深さで第1JTE領域を 形成することができる。これにより、第1JTE領域の不純物濃度がばらつくことを抑制 することができるため、エッジ終端領域の所定耐圧を安定して確保することができる。こ のように、エッジ終端領域の所定耐圧を安定して確保することができるため、エッジ終端 領域よりも早く活性領域でアバランシェが生じる耐圧構造を備えた半導体装置を安定して 提供することができる。

【 0 0 5 6 】

(実施例)

次に、第1 p型ベース領域3の不純物濃度とエッジ終端領域20の耐圧との関係につい て検証した。図5は、実施例にかかる半導体装置の耐圧特性を示す特性図である。図5の 横軸には第1 p型ベース領域3の不純物濃度を示し、縦軸にはエッジ終端領域20の耐圧 を示す。図5の注釈の括弧内は段差21の深さである。上述した実施の形態にかかる半導 体装置の構造(図1参照)にしたがい、段差21の深さd1および第1p型ベース領域3 の不純物濃度の異なる複数のMOSFETを作製した(以下、実施例とする)。具体的に は、段差21の深さd1を0.5µm、0.7µmおよび0.9µmとした3つの実施例 について、それぞれ第1p型ベース領域3の不純物濃度を1.00×10¹¹/cm³~1 .00×10¹¹/cm³の範囲で種々変更した。これら実施例の試料においてエッジ終端 領域20の耐圧を測定した結果を図5に示す。図5には、従来の半導体装置(図6参照) のエッジ終端領域120の耐圧特性も示す(以下、従来例とする)。従来例では、第1J TE領域131が段差121の底面121aのみに形成され、第1,2p型ベース領域1 03,104aと重なっていない。従来例の段差121の深さおよび第1p型ベース領域 103の不純物濃度は、実施例と同様である。

10



(13)

[0057]

図5に示す結果より、従来例では、第1p型ベース領域103の不純物濃度が低くなる ほど、エッジ終端領域120の耐圧が大幅に低下することが確認された(例えば符号62 で示す部分)。また、従来例では、段差121の深さが深くなるほど、エッジ終端領域1 20の耐圧が低下することが確認された。一方、実施例においては、第1p型ベース領域 3の不純物濃度が低い範囲であっても(例えば符号61で示す部分)、エッジ終端領域2 0の耐圧を従来例よりも大幅に向上させることができることが確認された。したがって、 第1p型ベース領域3の不純物濃度が低い場合であってもエッジ終端領域20の耐圧向上 を図ることができることがわかる。また、実施例においては、エッジ終端領域20の耐圧 特性は、第1p型ベース領域3の不純物濃度に依存し、段差21の深さd1に依存しない ことが確認された。したがって、本発明においては、段差21を形成するためのエッチン グの深さ方向の寸法ばらつきに依らず、エッジ終端領域20の所定耐圧を安定して確保す ることができることがわかる。

【0058】

以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲 で種々変更可能である。例えば、上述した実施の形態では、MOSFETを例に説明して いるが、上述した実施の形態に限らず、バイポーラトランジスタやIGBTなどさまざま な素子構造の半導体装置に適用可能である。また、各部の寸法や不純物濃度等は要求され る仕様等に応じて種々設定される。また、上述した実施の形態では、2つのJTE領域を 隣接して配置したダブルゾーンJTE構造を例に説明しているが、最も内側のJTE領域 を段差の底面コーナー部を覆うように配置すればよく、外側に配置されるほど低不純物濃 度の3つ以上のJTE領域を隣接したマルチゾーンJTE構造としてもよい。また、本発 明は、窒化ガリウム(GaN)などの他のワイドバンドギャップ半導体を用いた半導体装 置や、シリコンを用いた半導体装置においても同様の効果を奏する。また、実施の形態で は第1導電型をn型とし、第2導電型をp型としたが、本発明は第1導電型をp型とし、 第2導電型をn型としても同様に成り立つ。

【産業上の利用可能性】

n[·]型炭化珪素基板
 n 型炭化珪素層

p 型炭化珪素層 n ^¹型ソース領域

3,4a p型ベース領域

p[·]型コンタクト領域

n 型 J F E T 領域

【0059】

【符号の説明】 【0060】

4

5

6 7

以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、スイッチン グデバイスとして用いられる半導体装置に有用であり、特にワイドバンドギャップ半導体 を用いた縦型MOSFETに適している。

30

20

10

50

- 9 ゲート電極
- 10 活性領域

8 ゲート絶縁膜

- 11 フィールド酸化膜
- 12 層間絶縁膜
- 13 ソース電極
- 14 保護膜
- 15 ドレイン電極
- 20 エッジ終端領域
- 21 段差

10

2 1 a 段差の底面
2 1 b 段差の側壁
2 1 c 段差の底面コーナー部
3 0 JTE構造
3 1 第1JTE領域(p型低濃度領域)
3 2 第2JTE領域(p型低濃度領域)
3 第1JTE領域の、第1p型ベース領域に重なっている部分
3 第1JTE領域の、第2p型ベース領域に重なっている部分
4 第1JTE領域の第2p型ベース領域に重なる部分の基体おもて面からの深さ
d 1 印差の深さ
d 1 1 第1JTE領域の段差の側壁からの基体おもて面に垂直な方向の深さ
t 1 第1JTE領域の厚さ
t 2 第2JTE領域の厚さ
t 3 第1p型ベース領域の、段差の底面の部分の厚さ

t4 p型炭化珪素層の厚さ

【図1】















【図5】



【図6】



(51)Int.Cl. FI テーマコード(参考) H 0 1 L 29/06 3 0 1 R H 0 1 L 29/06 3 0 1 V H 0 1 L 29/06 3 0 1 D	