(12)公開特許公報(A)

(19) 日本国特許庁(JP)

(11)特許出願公開番号 特開2018-181949 (P2018-181949A)

(43) 公開日 平成30年11月15日(2018.11.15)

(51) Int.Cl.			F I			テーマコー	ド (参考)
HO1L	29/78	(2006.01)	HO1L	29/78	652M	4M104	
HO1L	29/739	(2006.01)	HO1L	29/78	653A		
HO1L	21/329	(2006.01)	HO1L	29/78	657D		
HOIL	29/868	(2006.01)	HOIL	29/78	655D		
HOIL	21/28	(2006.01)	HOIL	29/91	A		
		<u></u>	審査請求 未	請求請求」	頃の数 9 O L	(全 19 頁)	最終頁に続く
(21) 出願番号		特願2017-75726(P	2017-75726)	(71) 出願人	000006013		
(22) 出願日		平成29年4月6日 (2017.4.6)			三菱電機株式;	会社	
					東京都千代田区丸の内二丁目7番3号		
				(74)代理人	100088672		
					弁理士 吉竹	英俊	
				(74)代理人	100088845		
				. ,	弁理士 有田	貴弘	
				(72)発明者	上馬場 龍		
				· · · · · · · · · · · · · · · · · · ·	東京都千代田	区丸の内二丁目	7番3号 三
					菱電機株式会社内		
				(72)発明者	多留谷 政良		
				(-) / • / • -	東京都千代田[区丸の内二丁目	7番3号 三
					菱電機株式会社		· – • –
					in an		
						最	終頁に続く

(54) 【発明の名称】半導体装置、半導体装置の製造方法、および電力変換装置

(57)【要約】

【課題】一つの半導体基板上にスイッチング素子領域と ダイオード領域が併設された半導体装置において、良好 なダイオード特性と低コスト性の実現を目的とする。 【

解決手段】

RC - IGBT104は、

トランジスタ領 域104Aとダイオード領域104Bの上に亘り、半導 体基体35の一方主面上に形成される第1電極31を備 える。半導体基体はトランジスタ領域104Aにおいて 一方主面35A側にMOSゲート構造33を有する。R C-IGBT104は、MOSゲート構造33のゲート 電極7を覆い半導体層を露出するコンタクトホール13 を有する層間絶縁膜11と、コンタクトホール13の内 部に形成されたバリアメタル12とを備える。第1電極 31は、コンタクトホール13に入り込みバリアメタル 12を介してMOSゲート構造33の半導体層と接触し 、半導体基体35のダイオード領域104Bにおける半 導体層と直接接触する。



【選択図】図4

(2)

【特許請求の範囲】

【請求項1】

一方主面および他方主面を有し、一方主面から他方主面にわたりトランジスタを構成す るトランジスタ領域と、一方主面から他方主面にわたりダイオードを構成するダイオード 領域と、を有する半導体基体と、

前記トランジスタ領域と前記ダイオード領域の上に亘り、前記半導体基体の一方主面上 に形成される第1電極と、

を備える半導体装置であって、

前記半導体基体は前記トランジスタ領域において一方主面側にMOSゲート構造を有し

10

前記半導体装置は、

前記MOSゲート構造のゲート電極を覆い、前記MOSゲート構造の半導体層を露出するコンタクトホールを有する層間絶縁膜と、

前記コンタクトホールの内部に形成されたバリアメタルとを備え、

前記第1電極は、前記コンタクトホールに入り込み、前記コンタクトホールの内部で前 記バリアメタルを介して前記MOSゲート構造の半導体層と接触し、前記半導体基体の前 記ダイオード領域における半導体層と直接接触する、

半導体装置。

【請求項2】

前記半導体基体は、前記トランジスタ領域において他方主面側に第2導電型のコレクタ 20 層を備え、

前記トランジスタ領域はIGBTを構成する、

請求項1に記載の半導体装置。

【請求項3】

前記バリアメタルは、窒化チタン、炭化チタン、またはチタンシリサイドを含む、

請求項1または2に記載の半導体装置。

【請求項4】

前記第1電極はアルミニウム合金である、

請求項1から3のいずれか1項に記載の半導体装置。

【請求項5】

前記バリアメタルは、前記MOSゲート構造の半導体層との接触界面にシリサイドを有 する、

請求項1から4のいずれか1項に記載の半導体装置。

【請求項6】

(a)半導体基体の一方主面側にMOSゲート構造とダイオード構造を形成する工程と

(b)前記MOSゲート構造と前記ダイオード構造の上に層間絶縁膜を形成する工程と

(c)前記MOSゲート構造の上の前記層間絶縁膜に、前記MOSゲート構造の半導体 層を露出させるコンタクトホールを開口する工程と、

(d)前記コンタクトホール内の前記半導体層上および前記層間絶縁膜上にバリアメタ ルを形成する工程と、

(e)前記ダイオード構造の上の前記層間絶縁膜と前記バリアメタルを除去する工程と、

(f)前記コンタクトホール内、および前記ダイオード構造の上に第1電極を形成する 工程と、を備える、

半導体装置の製造方法。

【請求項7】

前記工程(e)は、前記ダイオード構造の上の前記層間絶縁膜と前記バリアメタルをド ライエッチングで除去する工程である、

30

請求項6に記載の半導体装置の製造方法。

【請求項8】

前記工程(e)は、

(e1)前記ダイオード構造の上の、前記バリアメタルと、前記層間絶縁膜の一部の膜 厚をドライエッチングで除去する工程と、

(e2)前記工程(e1)で残った前記ダイオード構造の上の前記層間絶縁膜をウェッ トエッチングで除去する工程と、を備える、

請求項6に記載の半導体装置の製造方法。

【請求項9】

請求項1から5のいずれか1項に記載の半導体装置を有し、入力される電力を変換して 10 出力する主変換回路と、

前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、

前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、を備える、

電力変換装置。

【発明の詳細な説明】

【技術分野】

[0001]

この発明は、半導体装置、半導体装置の製造方法、および電力変換装置に関する。

【背景技術】

【 0 0 0 2 】

従来、家電製品、電気自動車、または鉄道など幅広い分野で用いられているインバータ 装置は、誘導モータなどの誘導性負荷を駆動する場合が多い。インバータ装置は、IGB T (insulated gate bipolar transistor) またはMOSFET (metal oxide semicondu ctor field effect transistor) などのスイッチング素子、並びに還流ダイオード(以下

、単に「ダイオード」と称する)などの電力用半導体装置を複数個用いて構成される。インバータ装置は、高効率で小電力であることが求められるため、電力用半導体装置の高性 能化と低コスト化が市場より要求されている。

[0003]

電力用半導体装置の高性能化と低コスト化のため、トレンチMOSゲート構造、半導体 基板の薄板化、IGBTとダイオードを同一半導体基板に内蔵して一体化した逆導通型I GBT(RC-IGBT:Reverse Conducting IGBT)などが開発されている。

RC-IGBTに関する先行技術文献として、例えば特許文献1ないし4がある。特許 文献1は、MOSトランジスタセルとダイオードセルが併設された半導体装置を開示して いる。特許文献1の半導体装置は、第1トレンチと第2トレンチを備えている。第1トレ ンチの内部には、ゲート絶縁膜とゲート電極が形成され、第2トレンチの内部にはエミッ 夕電極が埋め込まれている。

[0005]

特許文献 2 には、 R C - I G B T のダイオード動作する領域のコンタクトホール幅を、 I G B T 動作するコンタクトホール幅よりも広くすることが開示されている。

【0006】

特許文献3には、エミッタ電極のアルミニウムシリコンと半導体基板との接合に関し、 IGBT領域においてはバリアメタルとタングステンプラグを介して接合し、ダイオード 領域においては直接接合することが提案されている。

[0007]

特許文献4は、ダイオード領域においてアノード層とアルミニウム電極とをタングステンプラグを介さず直接接合する構成を開示している。しかし、ダイオード領域の第1電極は、チタン(Ti)、チタンタングステン(TiW)または窒化チタン(TiN)などのバリアメタルである一方、IGBT領域の第1電極はアルミニウムであり、両者の材料が異なるため、半導体装置を用いたアセンブリプロセスでの問題が生じる。例えば、ワイヤ

ボンディングの条件を変更しなければならない。また、製造手法において、IGBT領域 にバリアメタルを形成する前に、アルミニウムを形成および除去する工程が必要であるた め、アルミニウムがベース層へ拡散したり、ベース層へエッチングダメージが発生したり するおそれがある。

【先行技術文献】

【特許文献】

[0008]

【特許文献1】特開2009-027152号公報

【特許文献 2 】特許第 5 9 3 7 4 1 3 号公報

【特許文献3】国際公開第2016/080269号

【特許文献4】特開2015-106695号公報

【発明の概要】

【発明が解決しようとする課題】

【 0 0 0 9 】

従来のRC-IGBTでは、IGBT領域において、半導体基板、バリアメタル、タン グステンプラグ、および表面電極の積層構造が設けられる。この積層構造は、IGBTに おいて一般的に構成されている構造であり、同一半導体基板上のダイオード領域にも設け られる。しかし、ダイオード領域では、p型アノード層とバリアメタルとのコンタクト抵 抗が大きいため、その対策としてp型アノード層とバリアメタルとの間に高濃度のp+型 アノード層が設けられる。

[0010]

しかしながら、 p + 型アノード層の不純物濃度が高いほど、動作オン時のキャリアの供給量が多くなるため、動作オフ時のキャリア排出が大幅に遅くなるという課題がある。 【0011】

特許文献3では、バリアメタルとタングステンプラグをIGBT領域のみに用い、ダイ オード領域ではアルミニウムシリコンとp型アノード層とを直接接合することにより、上 記の課題を解決している。しかし、IGBT領域にタングステンプラグを用いていること から製造コストが高くなるという課題がある。

【0012】

また、特許文献4では、IGBT領域にタングステンプラグを用いていないが、IGB T領域とダイオード領域とで異なる材質の表面電極を用いている。従って、半導体装置を 用いたアセンブリプロセスにおいて、IGBT領域とダイオード領域とでワイヤボンディ ングの条件を変更するなど、異なるプロセス条件を適用しなければならないという問題が あった。

【0013】

本発明は上記の課題に鑑みてなされたものであり、一つの半導体基板上にスイッチング 素子領域とダイオード領域が併設された半導体装置において、良好なダイオード特性と低 コスト性の実現を目的とする。

【課題を解決するための手段】

[0014]

本発明に係る半導体装置は、半導体基体、第1電極、層間絶縁膜、およびバリアメタル を備える。半導体基体は、一方主面および他方主面を有し、一方主面から他方主面にわた リトランジスタを構成するトランジスタ領域と、一方主面から他方主面にわたりダイオー ドを構成するダイオード領域と、を有する。第1電極は、トランジスタ領域とダイオード 領域の上に亘り、半導体基体の一方主面上に形成される。半導体基体はトランジスタ領域 において一方主面側にMOSゲート構造を有する。層間絶縁膜は、MOSゲート構造のゲ ート電極を覆い、MOSゲート構造の半導体層を露出するコンタクトホールを有する。バ リアメタルは、コンタクトホールの内部に形成される。第1電極は、コンタクトホールに 入り込み、コンタクトホールの内部でバリアメタルを介してMOSゲート構造の半導体層 と接触し、半導体基体のダイオード領域における半導体層と直接接触する。 20



【発明の効果】

[0015]

本発明に係る半導体装置において、MOSゲート構造の半導体層はバリアメタルを介し て第1電極と接触する一方、ダイオード領域の半導体層はバリアメタルを介さず第1電極 と接触する。従って、コンタクト抵抗を低くするためダイオード領域に高濃度のアノード 層を設ける必要がなく、良好なダイオード特性を得ることができる。また、コンタクトホ ールの内部に第1電極が入り込むことによりMOSゲート構造の半導体層と接触するため 、タングステンプラグ等の高価なプラグコンタクトを必要とせず、低コストに半導体装置 を製造することができる。

(5)

【図面の簡単な説明】

[0016]

【図1】本発明の前提技術に係るIGBTの断面図である。

【図2】本発明の前提技術に係るダイオードの断面図である。

【図3】本発明の前提技術に係るRC-IGBTの断面図である。

【図4】本発明に係るRC-IGBTの断面図である。

【図5】本発明に係るRC-IGBTの要部拡大図である。

【図6】本発明に係るRC-IGBTの第1の製造方法を示すフローチャートである。

【図7】本発明に係るRC-IGBTの第1の製造方法を説明する断面図である。

【図8】本発明に係るRC-IGBTの第1の製造方法を説明する断面図である。

【図9】本発明に係るRC-IGBTの第1の製造方法を説明する断面図である。

【図10】本発明に係るRC-IGBTの第1の製造方法を説明する断面図である。

【図11】本発明に係るRC-IGBTの第1の製造方法を説明する断面図である。

【図12】本発明に係るRC-IGBTの第1の製造方法を説明する断面図である。

【図13】本発明に係るRC-IGBTの第2の製造方法を示すフローチャートである。

【図14】本発明に係るRC-IGBTの第2の製造方法を説明する断面図である。

【図15】本発明に係るRC-IGBTの第2の製造方法を説明する断面図である。

【図16】本発明に係るRC-IGBTの第2の製造方法を説明する断面図である。

【図17】本発明に係る電力変換装置を適用した電力変換システムの構成を示すブロック 図である。

【発明を実施するための形態】

【0017】

以下、添付の図面を参照しながら実施形態について説明する。図面は模式的に示された ものであるため、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係 は、必ずしも正確ではなく適宜変更され得る。また、以下の説明では、同様の構成要素に は同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それ らについての詳細な説明を省略する場合がある。

[0018]

また、以下の説明では、「上」、「下」、「側」、「底」、「表」または「裏」などの 特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施 形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実 施される際の方向を限定するものではない。

【0019】

また、半導体の導電型について、第1導電型をn型、第2導電型をp型として説明を行う。しかし、これらを反対にし、第1導電型をp型、第2導電型をn型としても良い。また、n+型はn型よりも不純物濃度が高く、n-型はn型よりも不純物濃度が低いことを意味する。同様に、p+型はp型よりも不純物濃度が高く、p-型はp型よりも不純物濃度が低いことを意味する。

【0020】

< A . 前提技術 >

本発明の前提技術として、トレンチゲート型のIGBT、ダイオード、RC-IGBT 50

の構成を説明する。まず、トレンチゲート型のIGBTについて説明する。図1は、トレ ンチゲート型のIGBT101の断面図である。IGBT101は、n - 型ドリフト層1 、p型ベース層2、n型バッファ層9、n + 型エミッタ層4、ゲート絶縁膜6、ゲート電 極7、p型コレクタ層10、p + 型ベース層3、エミッタ電極15、バリアメタル12、 タングステンプラグ14、およびコレクタ電極16を備えている。

【 0 0 2 1 】

n - 型ドリフト層1の上面にp型ベース層2が形成される。p型ベース層2の上面には 、n + 型エミッタ層4とp + 型ベース層3が選択的に形成される。n + 型エミッタ層4は 、p + 型ベース層3を囲って形成される。n - 型ドリフト層1の下面にはn型バッファ層 9、p型コレクタ層10がこの順で形成される。p型コレクタ層10の下面にはコレクタ 電極16が形成される。

【0022】

n + 型エミッタ層 4 の上面からn + 型エミッタ層 4 とp 型ベース層 2 を貫通しn - 型ド リフト層 1 に達するトレンチ 5 が複数形成される。トレンチ 5 の内壁にはゲート絶縁膜 6 とゲート電極 7 が埋め込まれている。ゲート電極 7 は、ゲート絶縁膜 6 を介して p 型ベー ス層 2 に対向している。

【0023】

IGBT101は、トレンチMOSゲート構造によりチャネル密度を増加させ、n-型 ドリフト層1を薄くすることで低損失化を実現する。n-型ドリフト層1を薄くすると、 スイッチングオフ時にp型ベース層2とn-型ドリフト層1のpn接合から伸びる空乏層 のストッパーが必要となるため、ストッパーとしてn-型ドリフト層1よりも不純物濃度 が高いn型バッファ層9が設けられる。但し、n型バッファ層9の有無は製品用途によっ て決まり、製品用途によってはn型バッファ層9が設けられない場合もある。 【0024】

IGBT101のオン時には、p型ベース層2、n+型エミッタ層4、ゲート絶縁膜6、およびゲート電極7によりnチャネルMOSFETが形成され、p型コレクタ層10、 n型バッファ層9、n-型ドリフト層1、p型ベース層2、n+型エミッタ層4の経路で 電流が流れる。すなわち、p型ベース層2、n+型エミッタ層4、ゲート絶縁膜6、およ びゲート電極7はトランジスタ構造である。

【0025】

ゲート電極7の上面は層間絶縁膜11に覆われ、これによりゲート電極7とエミッタ電 極15の絶縁が図られている。層間絶縁膜11にはコンタクトホール13が形成されてお り、コンタクトホール13からp+型ベース層3とn+型エミッタ層4が露出する。p+ 型ベース層3は、スイッチングオフ時に発生するキャリアの掃き出しと、エミッタ電極1 5とのコンタクト抵抗を下げる効果を持つ。

【0026】

層間絶縁膜11上とコンタクトホール13の内壁には、バリアメタル12が形成される 。バリアメタル12は、コンタクトホール13においてp+型ベース層3およびn+型エ ミッタ層4の上面に接触する。コンタクトホール13には、バリアメタル12の上からタ ングステンプラグ14が埋め込まれる。タングステンプラグ14は、デザインルールの微 細化を実現するために使用されている。

【0027】

バリアメタル12はシリコン半導体基板と接触することでシリサイド化し、n+型エミッタ層4およびp+型ベース層3との接触抵抗を低減する効果を持つ。また、タングステンプラグ14を形成する際に使用するWF6ガスとシリコン半導体基板が反応し、ケミカルエッチングされるのを防ぐ効果を持つ。コンタクトホール13にタングステンプラグ1 4を用いる場合、バリアメタル12は、上述した効果を得るために遷移金属、例えばチタンや窒化チタンの多層構造を用いることが一般的である。

[0028]

バリアメタル12およびタングステンプラグ14の上にはエミッタ電極15が形成され 50

20

10

る。エミッタ電極15には、一般的にアルミニウム合金が使用される。エミッタ電極15 は、バリアメタル12およびタングステンプラグ14を介して、n+型エミッタ層4およ びp+型ベース層3と接合している。以上が、IGBT101の構成である。 【0029】

(7)

次に、ダイオードの構成を説明する。図2は、ダイオード102の断面図である。ダイ オード102は、カソード電極25、n+型カソード層23、n-型ドリフト層1、p型 アノード層21、およびアノード電極24がこの順に積層された構造である。

【 0 0 3 0 】

アノード電極24には、一般的にp型拡散層と良好なオーミックコンタクトを形成する アルミニウム合金が使用される。

[0031]

ダイオード102のオン時には、 p型アノード層21、 n - 型ドリフト層1、 n + 型カ ソード層23の経路で電流が流れる。すなわち、 p型アノード層21、および n - 型ドリ フト層1はダイオード構造である。

[0032]

次に、RC-IGBTの構成を説明する。図3は、RC-IGBT103の断面図であ る。RC-IGBT103は、IGBTとダイオードを同一の半導体基板に内蔵した構成 であり、IGBTを内蔵する領域をIGBT領域103A、ダイオードを内蔵する領域を ダイオード領域103Bとする。IGBT領域103Aには、複数のIGBTセルがまと まって形成されており、ダイオード領域103Bには、複数のダイオードセルがまとまっ て形成されている。

【 0 0 3 3 】

RC-IGBT103はIGBT領域103Aにおいて、n-型ドリフト層1、p型ベ ース層2、p+型ベース層3、n+型エミッタ層4、ゲート絶縁膜6、ゲート電極7、n 型バッファ層9、p型コレクタ層10、バリアメタル12、タングステンプラグ14、お よび層間絶縁膜11を備えている。これらの構成は図1に示したIGBT101と同様で ある。

【0034】

また、IGBT領域103Aにおいて、p+型ベース層3およびn+型エミッタ層4は バリアメタル12およびタングステンプラグ14を介して第1電極31と接合する。第1 電極31は、IGBT領域103Aとダイオード領域103Bにおいて共用され、IGB T領域103Aにおいてはエミッタ電極、ダイオード領域103Bにおいてはアノード電 極として機能する。第1電極31には、一般的にアルミニウム合金が使用される。 【0035】

また、IGBT領域103Aにおいて、p型コレクタ層10の下面には第2電極32が 形成されている。第2電極32はダイオード領域103Bにも形成されており、IGBT 領域103Aとダイオード領域103Bにおいて共用される。第2電極32はIGBT領 域103Aにおいてコレクタ電極、ダイオード領域103Bにおいてカソード電極として 機能する。第2電極32には、一般的にアルミニウム合金が使用される。

【0036】

RC-IGBT103はダイオード領域103Bにおいて、n-型ドリフト層1、p型 アノード層21、およびn+型カソード層23を備えている。これらの構成は図2に示し たダイオード102と同様である。さらに、RC-IGBT103はダイオード領域10 3Bにおいて、n-型ドリフト層1とn+型カソード層23の間にn型バッファ層9を備 え、p型アノード層21の上にp+型アノード層22を備える。IGBT領域103Aと ダイオード領域103Bにおいて、n-型ドリフト層1とn型バッファ層9は共通に使用 される。

[0037]

ダイオード領域103Bにおいて、p+型アノード層22の上面からp+型アノード層 22およびp型アノード層21を貫通してn-型ドリフト層1に至るトレンチ5が形成さ 10

20

れる。トレンチ5の内壁にはゲート絶縁膜6とダミーゲート電極26が形成される。ダミ ーゲート電極26は、一般的にフローティングもしくは第1電極31と接地される。 【0038】

層間絶縁膜11、バリアメタル12およびタングステンプラグ14は、IGBT領域1 03Aと同様にダイオード領域103Bにも設けられる。すなわち、第1電極31はダイ オード領域103Bにおいて、タングステンプラグ14およびバリアメタル12を介して p+型アノード層305と接触する。ここでは、バリアメタル12とp型アノード層21 とを直接接触させると、オーミック性が悪くコンタクト抵抗が大きくなるため、高濃度の p+型アノード層30により実効的なコンタクト抵抗の低下を図っている。

【0039】

以上が、RC-IGBT103の構成である。上述のとおり、RC-IGBT103の ダイオード領域103Bには、バリアメタル12とのコンタクト抵抗を低くするため高濃 度のp+型アノード層305が設けられている。しかし、p+型アノード層305の不純 物濃度が高い程、ダイオードのオン時におけるキャリアの供給量が多くなるため、ダイオ ードのオフ時におけるキャリア排出が遅くなるという問題がある。

[0040]

< B.実施の形態1>

本発明の実施の形態1では、RC-IGBTのダイオード領域にバリアメタルを形成し ないことにより上記の問題を解決する。

【0041】

< B - 1 . 構成 >

図4は、本発明の実施の形態1に係る半導体装置であるRC-IGBT104の断面図 である。RC-IGBT104は、IGBTとダイオードを同一の半導体基板に内蔵して いる。RC-IGBT104のトランジスタを内蔵する領域をトランジスタ領域104A 、ダイオードを内蔵する領域をダイオード領域104Bとする。ここで、半導体基板には 、例えばケイ素(Si)を含むものが用いられる。

【0042】

RC-IGBT104は、前提技術で説明したRC-IGBT103の構成と比較する と、トランジスタ領域104Aとダイオード領域104Bにおいてタングステンプラグを 有さず、ダイオード領域104Bにおいてさらにp+型アノード層22、層間絶縁膜11 、およびバリアメタル12を有していない。RC-IGBT104のトランジスタ領域1 04Aでは、層間絶縁膜11のコンタクトホール13には、タングステンプラグ14では なく表面電極304が埋め込まれている。RC-IGBT104のダイオード領域104 Bでは、p型アノード層21と表面電極304とが直接接触する。上記以外のRC-IG BT104の構成は、RC-IGBT103と同様であるため説明を省略する。 【0043】

RC-IGBT104のトランジスタ領域104Aでは、n-型ドリフト層1、p型ベ ース層2、p+型ベース層3、n+型エミッタ層4、ゲート絶縁膜6およびゲート電極7 により、MOSゲート構造33が構成される。また、RC-IGBT104のトランジス 夕領域104Aでは、n-型ドリフト層1とp型アノード層21により、pn接合を有す るダイオード構造34が構成される。本明細書では、MOSゲート構造33、ダイオード 構造34、n型バッファ層9、p型コレクタ層10、およびn+型カソード層23からな る構成を半導体基体35と称する。また、半導体基体35の図4の紙面における上側の面 を一方主面35A、下側の面を他方主面35Bと称する。

[0044]

すなわち、 R C - I G B T 1 0 4 は、トランジスタ領域 1 0 4 A において半導体基体 3 5 の一方主面 3 5 A 側にM O S ゲート構造 3 3 を有する。

【0045】

また、半導体基体35は、トランジスタ領域104Aにおいて他方主面35B側にp型 コレクタ層10を備え、トランジスタ領域104AはIGBTを構成する。 10



【0046】

RC-IGBT104において、半導体基体35の一方主面35Aから深さ方向(図4 の上下方向)に、複数のトレンチ5が形成されている。図4において、トレンチ5はトラ ンジスタ領域104Aとダイオード領域104Bの夫々に設けられているが、ダイオード 領域104Bにはトレンチ5が形成されなくても良い。トレンチ5の奥行方向は限定しな いが、複数のトレンチ5間で奥行方向が同一となるように配置される。図4の例では、ト ランジスタ領域104Aにとダイオード領域104Bにおいて、全てのトレンチ5の奥行 方向は同一である。

[0047]

トランジスタ領域104Aにおいて、 p型ベース層2の下方に n 型のキャリア蓄積(C arrier Stored:CS)層を設けても良い。

【0048】

ダイオード領域104Bにおいて、半導体基体35の一方主面35A側には、トレンチ 5に囲まれたp型アノード層21が設けられている。p型アノード層21の不純物濃度は 、所望の順方向電圧が得られるように定められる。

【0049】

図4は、ダイオード領域104Bのダミーゲート電極26が層間絶縁膜13に覆われて いない場合を示しているが、覆われていても良い。

【 0 0 5 0 】

バリアメタル12には、例えば遷移金属となるチタンが用いられる。バリアメタル12 は、n+型エミッタ層10とのコンタクト抵抗を下げることを目的として、半導体基板と の界面でシリサイド化される。バリアメタルは、窒化チタン、炭化チタン、またはチタン シリサイドを含む。

【0051】

第1電極31には、Al-Siや、Al-Cu、Al-Si-Cuなどのアルミニウム 合金が用いられる。アルミニウム合金におけるアルミニウム以外の成分の含有量は、シリ コン半導体基板への相互拡散を抑えるため0.1%以上が望ましい。

【0052】

層間絶縁膜11のコンタクトホール13にプラグコンタクトを用いず、第1電極31を 埋め込むことにより、低コストで良好な半導体装置を実現する。コンタクトホール13へ の第1電極31の埋め込み性には、層間絶縁膜11の厚み、形状、および開口寸法などが 影響する。図5は、層間絶縁膜11のコンタクトホール13周辺の拡大図である。一例と して、図5に示す層間絶縁膜11の下面におけるコンタクトホール13の開口幅13aを 500 nm、層間絶縁膜11の上面におけるコンタクトホール13の開口幅13bを80 0 nm、層間絶縁膜11の厚み11aを500 nmとした場合に、コンタクトホール13 への第1電極31の埋め込み性に問題はない。隣接する2つのトレンチ5間の距離である ピッチ幅5aは、上述したコンタクトホール13の各部の寸法との兼ね合いで設定するこ とができる。例えば、コンタクトホール13の各部の寸法を上記の通りとすれば、ピッチ 幅5aは2.4μmとすることができる。

【0053】

ダイオード領域104Bにはバリアメタルが設けられていない。p型アノード層21は バリアメタルと接合せず、第1電極31と直接接触するため、低いコンタクト抵抗を得る ことができる。第1電極31にはアルミニウム合金を用いることにより、第1電極31と p型アノード層21との間でアルミニウム成分とシリコン成分の相互拡散を防ぐことがで きる。なお、ダイオード領域104Bのダミーゲート電極26がトランジスタ領域104 Aのゲート電極7と同じく層間絶縁膜11に覆われる場合、ダミーゲート電極26を覆う 層間絶縁膜11の少なくとも一部の表面にバリアメタル12が形成されても良い。なぜな ら、p型アノード層21にバリアメタル12が接合しない限り、低いコンタクト抵抗を得 ることができるからである。 【0054】

50

30

40

10

第1電極31はトランジスタ領域104Aからダイオード領域104Bに亘って形成される。すなわち、RC-IGBT104の上面は、トランジスタ領域104Aもダイオー ド領域104Bも第1電極31により共通化されている。従って、RC-IGBT104 を用いてパッケージを製造するアセンブリプロセスにおいて、トランジスタ領域104A とダイオード領域104Bでワイヤボンディング等の条件を変更する必要がない。 【0055】

< B - 2 . 第1の製造方法>

次に、 R C - I G B T 1 0 4 の第 1 の製造方法について説明する。図 6 は R C - I G B T 1 0 4 の第 1 の製造方法において、表面素子構造の形成から第 1 電極 3 1 の形成までの 工程を示すフローチャートである。また、図 7 ないし図 1 2 は、第 1 の製造方法による R C - I G B T 1 0 4 の製造途中の状態を示す断面図である。

【0056】

まず、MOSゲート構造33と、ダイオード構造34を作成する(ステップS1)。具体的には、トランジスタ領域104Aにおいて、n-型ドリフト層1の上面にp型ベース層2を形成し、p型ベース層2の上面に選択的にp+型ベース層3とn+型エミッタ層4を形成する。次に、n+型エミッタ層4の上面からn+型エミッタ層4とp型ベース層2 を貫通するとトレンチ5を形成する。そして、トレンチ5の内壁にゲート絶縁膜6を形成し、さらにトレンチ5内にゲート電極7を埋め込む。ダイオード領域104Bにおいては、n-型ドリフト層1の上面にp型アノード層21を形成する。そして、p型アノード層 21の上面からp型アノード層21を貫通するトレンチ5を形成する。そして、トレンチ 5の内壁にゲート絶縁膜6を形成し、さらにトレンチ5内にダミーゲート電極26を埋め込む。以上で、図7に示す構造が完成する。

[0057]

次に、MOSゲート構造33およびダイオード構造34の上面に層間絶縁膜11を形成 する(ステップS2)。こうして、図8に示す構造を得る。

【0058】

その後、フォトリソグラフィにより、層間絶縁膜11上にレジストマスク36を形成す る。レジストマスク36は、トランジスタ領域104Aの層間絶縁膜11上に選択的に開 口を有している。レジストマスク36を用いて、トランジスタ領域104Aの層間絶縁膜 11にコンタクトホール13を形成する(ステップS3)。例えば、トリフルオロメタン (CHF3)またはテトラフルオロメタン(CF4)などを用いた反応性イオンエッチン グ(Reactive Ion Etching: RIE)、あるいはフッ素系のウェットエッチングにより、 コンタクトホール13を形成することができる。こうして、図9に示す構造を得る。その 後、レジストマスク36を除去する。

【0059】

次に、トランジスタ領域104Aからダイオード領域104Bに亘り、コンタクトホール13と層間絶縁膜11上にバリアメタル12を形成する(ステップS4)。バリアメタ ル12はスパッタリングにより堆積され、その主成分はチタンなどの遷移金属である。バ リアメタル12は、コンタクトホール13に露出するケイ素系のp+型ベース層3または n+型エミッタ4と接触することにより、接触界面でシリサイド化する。また、スパッタ リングの後、窒素雰囲気中の熱処理により、バリアメタル12の表面は窒化される。こう して、図10に示す構造を得る。すなわち、バリアメタルは、チタンシリサイド、チタン 、および窒化チタンがこの順に積層された構造となる。

 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$

次に、トランジスタ領域104Aにレジストマスク37を形成し、レジストマスク37 を用いてダイオード領域104Bのバリアメタル12と層間絶縁膜11を除去する(ステ ップS5)。ダイオード領域104Bのバリアメタル12と層間絶縁膜11は、トリフル オロメタンまたはテトラフルオロメタンなどを用いたRIEなどのドライエッチングによ り除去される。ドライエッチングによりダイオード構造34上の層間絶縁膜11とバリア メタル12を一度に除去することにより、低コストなプロセスとなる。こうして、図11

に示す構造を得る。その後、レジストマスク37を除去する。 【0061】

次に、トランジスタ領域104Aとダイオード領域104Bに亘り、アルミニウム合金 をスパッタリングで堆積することにより第1電極31を形成する(ステップS6)。トラ ンジスタ領域104Aにおいて、第1電極13はコンタクトホール13内に入り込んで形 成される。こうして、図12に示す構造を得る。その後、n-型ドリフト層1の下面側の 構造、すなわちn型バッファ層9、p型コレクタ層10、n+型カソード層23、および 第2電極32を形成し、図4に示したRC-IGBT104が完成する。

【0062】

< B - 3 . 効果 >

実施の形態1に係るRC-IGBT104は、半導体基体35と、第1電極31を備え る。半導体基体35は、一方主面35Aと他方主面35Bとを有し、一方主面35Aから 他方主面35Bに亘りトランジスタを構成するトランジスタ領域104Aと、一方主面3 5Aから他方主面35Bに亘りダイオードを構成するダイオード領域104Bとを備える。 第1電極31は、トランジスタ領域104Aとダイオード領域104Bの上に亘り、半 導体基体35の一方主面35A上に形成される。半導体基体35は、トランジスタ領域1 04Aにおいて一方主面35A側にMOSゲート構造33を有する。RC-IGBT10 4は、層間絶縁膜11と、バリアメタル12とを備える。層間絶縁膜11は、MOSゲー ト構造33のゲート電極7を覆い、MOSゲート構造33の半導体層を露出するコンタク トホール13を有する。バリアメタル12は、コンタクトホール13の内部に形成される 。第1電極31は、コンタクトホール13に入り込み、コンタクトホール13の内部でバ リアメタル12を介してMOSゲート構造33の半導体層と接触し、半導体基体35のダ イオード領域104Bにおける半導体層と直接接触する。

【0063】

以上の構成によれば、MOSゲート構造33の半導体層はバリアメタル12と接触する ため、直接第1電極31と接触する場合に比べてコンタクト抵抗が低くなる。また、第1 電極31の金属材料であるA1などと半導体層の材料であるSiなどの相互拡散を抑制で きる。また、ダイオード領域104Bの半導体層であるp型アノード層21が第1電極3 1と直接接触するため、p型アノード層を高濃度にしなくてもコンタクト抵抗を低くする ことができる。また、高濃度のp型アノード層が存在しないことで、オフ時のキャリア排 出を遅くせずに済む。また、トランジスタ領域104Aとダイオード領域104Bで第1 電極を共用するため、RC-IGBT104を用いたアセンブリプロセスにおいて、ワイ ヤボンディングまたは半田濡れ性といった条件をトランジスタ領域104Aとダイオード 領域104Bで同一にすることができる。また、第1電極31をコンタクトホール13に 入れ込んでMOSゲート構造33の半導体層と接触することにより、タングステンプラグ などの高価なコンタクトプラグを用いる必要がないため、RC-IGBT104の製造コ ストを下げることができる。

[0064]

また、RC-IGBT104の第1の製造方法は、(a)半導体基体35の一方主面3 5A側にMOSゲート構造33とダイオード構造34を形成する工程と、(b)MOSゲート構造33とダイオード構造34の上に層間絶縁膜11を形成する工程と、(c)MO Sゲート構造33の上の層間絶縁膜11に、MOSゲート構造33の半導体層を露出させ るコンタクトホール13を開口する工程と、(d)コンタクトホール13内の半導体層上 および層間絶縁膜11上にバリアメタル12を形成する工程と、(e)ダイオード構造3 4の上の層間絶縁膜11とバリアメタル12を除去する工程と、(f)コンタクトホール 13内、およびダイオード構造34の上に第1電極31を形成する工程と、を備える。こ の製造方法によれば、p型アノード層21に不要な電極層を一度も接合させずにRC-I GBT104を製造することができる。

[0065]

< C.実施の形態 2 >

40

30

10

< C - 1 . 第 2 の製造方法 >

実施の形態2では、RC-IGBT104の第2の製造方法を説明する。図13は、R C-IGBT104の第2の製造方法を示すフローチャートである。図13に示すように 、第2の製造方法のステップS1ないしS4とステップS6は図6に示した第1の製造方 法と同様であり、図6のステップS5に代えてステップS5AとステップS5Bを行う点 のみが異なる。すなわち、第2の製造方法は、バリアメタル12をIGBT領域104A とダイオード領域104Bの全面に形成した後、ダイオード領域104Bからバリアメタ ル12を除去する方法が第1の製造方法とは異なる。

[0066]

図13のステップS1からステップS4までは第1の製造方法と同様であるため、説明 を省略する。ステップS4の後、IGBT領域104Aにレジストマスク37を形成し、 レジストマスク37を用いてダイオード領域104Bのバリアメタル12と層間絶縁膜1 1を除去する(ステップS5A)。第1の製造方法では、RIEなどのドライエッチング によりダイオード領域104Bの層間絶縁膜11を完全に除去したが、第2の製造方法で は、p型アノード層21が露出しないよう層間絶縁膜11を一部の膜厚だけ残す。図14 には、ステップS5Aで残る層間絶縁膜を層間絶縁膜11Aとして示している。層間絶縁 膜11の一部の除去は、トリフルオロメタンまたはテトラフルオロメタンなどを用いたR IEなどのドライエッチングにより行われる。残る層間絶縁膜11Aの厚みは、特に限定 しない。

【 0 0 6 7 】

次に、レジストマスク37を除去し、新たなレジストマスク38を形成する。レジストマスク38もレジストマスク37と同様、ダイオード領域104Bに開口を有しているが、図15に示すようにその開口はレジストマスク37の開口よりも若干小さい。すなわち、レジストマスク38がダイオード領域104Bの端部に重なっている。

【0068】

次に、レジストマスク38を用いたウェットエッチングにより層間絶縁膜11Aを完全 に除去する(ステップS5B)。ここでは、例えばフッ素系のウェットエッチングが用い られる。層間絶縁膜11Aを除去してp型アノード層21を露出する際、ドライエッチン グではなくウェットエッチングを用いることにより、p型アノード層21へのダメージを 抑えることができる。なお、ウェットエッチングにおいて、バリアメタル12のエッチン グレートが高くサイドエッチング量が多くなるが、上記の通り、レジストマスク38がダ イオード領域104Bの端部に重なるため、IGBT領域104A側のバリアメタル12 がサイドエッチングにより除去されることはない。

【0069】

次に、IGBT領域104Aとダイオード領域104Bに亘り、アルミニウム合金をス パッタリングで堆積することにより第1電極31を形成する(ステップS6)。こうして 、図16に示す構造を得る。その後、n-型ドリフト層1の下面側の構造、すなわちn型 バッファ層9、p型コレクタ層10、n+型カソード層23、および第2電極32を形成 し、図4に示したRC-IGBT104が完成する。

【 0 0 7 0 】

< C - 2 . 効果 >

また、RC-IGBT104の第2の製造方法は、(a)半導体基体35の一方主面3 5A側にMOSゲート構造33とダイオード構造34を形成する工程と、(b)MOSゲート構造33とダイオード構造34の上に層間絶縁膜11を形成する工程と、(c)MO Sゲート構造33の上の層間絶縁膜11に、MOSゲート構造33の半導体層を露出させ るコンタクトホール13を開口する工程と、(d)コンタクトホール13内の半導体層上 および層間絶縁膜11上にバリアメタル12を形成する工程と、(e)ダイオード構造3 4の上の層間絶縁膜11とバリアメタル12を除去する工程と、(f)ダイオード構造3 4の上に第1電極31を形成する工程と、を備え、工程(e)は、(e1)ダイオード構 造34の上の、バリアメタル12と、層間絶縁膜11の一部の膜厚をドライエッチングで

除去する工程と、(e2)工程(e1)で残ったダイオード構造34の上の層間絶縁膜1 1をウェットエッチングで除去する工程と、を備える。このように、ダイオード領域10 4Bのバリアメタル12を除去してp型アノード層21を露出させる際のエッチング処理 に、ドライエッチングではなくウェットエッチングを用いることにより、エッチングによ るp型アノード層21へのダメージを抑制することができる。

【0071】

< D.実施の形態3>

本実施の形態は、実施の形態1,2で説明したRC-IGBT104を電力変換装置に 適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、 実施の形態3として、三相のインバータに本発明を適用した場合について説明する。

【0072】

図17は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示 すブロック図である。

【0073】

図17に示す電力変換システムは、電源400、電力変換装置500、負荷600から 構成される。電源400は、直流電源であり、電力変換装置500に直流電力を供給する 。電源400は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、 蓄電池で構成することができるし、交流系統に接続された整流回路やAC/DCコンバー 夕で構成することとしてもよい。また、電源400を、直流系統から出力される直流電力 を所定の電力に変換するDC/DCコンバータによって構成することとしてもよい。 【0074】

電力変換装置500は、電源400と負荷600の間に接続された三相のインバータで あり、電源400から供給された直流電力を交流電力に変換し、負荷600に交流電力を 供給する。電力変換装置500は、図17に示すように、直流電力を交流電力に変換して 出力する主変換回路501と、主変換回路501の各スイッチング素子を駆動する駆動信 号を出力する駆動回路502と、駆動回路502を制御する制御信号を駆動回路502に 出力する制御回路503とを備えている。

[0075]

負荷600は、電力変換装置500から供給された交流電力によって駆動される三相の 電動機である。なお、負荷600は特定の用途に限られるものではなく、各種電気機器に 搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベ ーター、もしくは、空調機器向けの電動機として用いられる。

[0076]

以下、電力変換装置500の詳細を説明する。主変換回路501は、スイッチング素子 と還流ダイオードを備えており(図示せず)、スイッチング素子がスイッチングすること によって、電源400から供給される直流電力を交流電力に変換し、負荷600に供給す る。主変換回路50102レベルの三相フルプリッジ回路であり、6つのスイッチング素子と それぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することがで きる。主変換回路501の各スイッチング素子と各還流ダイオードには、実施の形態1, 2で説明したRC-IGBT104を適用する。6つのスイッチング素子は2つのスイッ チング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の 各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変 換回路501の3つの出力端子は、負荷600に接続される。

駆動回路502は、主変換回路501のスイッチング素子を駆動する駆動信号を生成し、 主変換回路501のスイッチング素子の制御電極に供給する。具体的には、後述する制 御回路503からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイ ッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。 スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以

上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信 号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。 【0078】

制御回路503は、負荷600に所望の電力が供給されるよう主変換回路501のスイ ッチング素子を制御する。具体的には、負荷600に供給すべき電力に基づいて主変換回 路501の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例え ば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって 主変換回路501を制御することができる。そして、各時点においてオン状態となるべき スイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が 出力されるよう、駆動回路502に制御指令(制御信号)を出力する。駆動回路502は 、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動 信号として出力する。

10

本実施の形態に係る電力変換装置では、主変換回路501のスイッチング素子として実施の形1,2で説明したRC-IGBT104を適用するため、良好なダイオード特性と低コスト性を実現することができる。

[0080]

[0079]

本実施の形態では、2レベルの三相インバータに本発明を適用する例を説明したが、本 発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本 実施の形態では、2レベルの電力変換装置としたが3レベルやマルチレベルの電力変換装 置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明 を適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバー タやAC/DCコンバータに本発明を適用することも可能である。

【0081】

また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、または誘導加熱調理器や非接触器給 電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電シス テム等のパワーコンディショナーとして用いることも可能である。

【0082】

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、 各実施の形態を適宜、変形、省略したりすることが可能である。

【符号の説明】

【0083】

1 n-型ドリフト層、2 p型ベース層、5 トレンチ、6 ゲート絶縁膜、7 ゲート電極、9 n型バッファ層、10 p型コレクタ層、11 層間絶縁膜、12 バリ アメタル、13 コンタクトホール、14 タングステンプラグ、15 エミッタ電極、 16 コレクタ電極、21 p型アノード層、24 アノード電極、25 カソード電極 、26 ダミーゲート電極、31 第1電極、32 第2電極、33 MOSゲート構造 、34 ダイオード構造、35 半導体基体、104A トランジスタ領域、104B ダイオード領域、304 表面電極、400 電源、500 電力変換装置、501 主 変換回路、502 駆動回路、503 制御回路、600 負荷。

20

40

--24 --21

---1

-23 -25

























【図10】







【図13】



【図14】







【図16】



【図17】



フロントページの続き

 (51)Int.Cl.
 FI
 テーマコード(参考)

 H01L 21/28
 301R

(72)発明者 曽根田 真也

東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内

F ターム(参考) 4M104 BB02 BB03 BB25 BB30 BB34 CC01 FF18 FF22 GG02 GG09

GG18